关灯
请选择 进入手机版 | 继续访问电脑版
米联客uisrc 首页 2019版本 Artix/Kintex1|FPGA入门

1|FPGA入门

发布文章
  • S01-CH11_HDMI输入接口测试

    软件版本:VIVADO2017.4操作系统:WIN10硬件平台:ARTIX-7 系列开发板米联客(MSXBO)论坛www.osrc.cn答疑解惑专栏开通,欢迎大家给我提供!!!1.1概述 A7开发板具有两个HDMI接口,其中一个接口作为HDMI输入,另一个接 ...
    作者:uisrc
    时间:2019-10-15 11:14 阅读:1193 回复:0
  • S01-CH10 UART串口通信FPGA程序设计

    软件版本:VIVADO2017.4 操作系统:WIN10 64bit硬件平台:适用XILINX 7系列FPGA(包括A7/K7/Z7/ZU/KU等)米联客(MSXBO)论坛:www.osrc.cn答疑解惑专栏开通,欢迎大家给我提问!!10.1 概述 串口自诞生以来由于其简单 ...
    作者:uisrc
    时间:2019-10-15 11:11 阅读:758 回复:0
  • S01-CH09 VIVADO封装自定义IP实验

    软件版本:VIVADO2017.4 操作系统:WIN10 64bit硬件平台:适用XILINX 7系列FPGA(包括A7/K7/Z7/ZU/KU等)米联客(MSXBO)论坛:www.osrc.cn答疑解惑专栏开通,欢迎大家给我提问!!9.1 概述 FPGA实际开发中,官方提供 ...
    作者:uisrc
    时间:2019-10-15 10:59 阅读:565 回复:0
  • S01-CH08 HDMI输出接口测试

    软件版本:VIVADO2017.4 操作系统:WIN10 64bit硬件平台:适用XILINX 7系列FPGA(包括A7/K7/Z7/ZU/KU等)米联客(MSXBO)论坛:www.osrc.cn答疑解惑专栏开通,欢迎大家给我提问!!8.1 概述 HDMI既高清晰度多媒体接口 ...
    作者:uisrc
    时间:2019-10-15 10:55 阅读:622 回复:0
  • S01-CH07 FPGA多路分频器实验

    在FPGA中,时钟分频是经常用到的。本节课讲解2分频、3分频、4分频和8分频的Verilog实现,以及如何实现仿真调试。和前面课程采用(*mark_debug = "true"*)标记需要被观察的信号不同,本课采用ILA IP CORE实现被观 ...
    作者:uisrc
    时间:2019-10-15 10:53 阅读:488 回复:0
  • S01-CH06-FPGA按钮去抖实验

    软件版本:VIVADO2017.4 操作系统:WIN10 64bit硬件平台:适用XILINX 7系列FPGA(包括A7/K7/Z7/ZU/KU等)米联客(MSXBO)论坛:www.osrc.cn答疑解惑专栏开通,欢迎大家给我提问!!6.1 概述 按键的消抖,是指按键在闭 ...
    作者:uisrc
    时间:2019-10-15 10:51 阅读:614 回复:0
  • S01-CH05-FPGA程序的固化和下载

    在前面一节做了流水灯实验,但是对于FPGA bit程序断电后就丢失了,所以本课讲解把上一课的流水灯程序可以实现固化到FLASH的方法。
    作者:uisrc
    时间:2019-10-15 10:50 阅读:695 回复:0
  • S01-CH04 VIVADO创建工程之流水灯

    软件版本:VIVADO2017.4 操作系统:WIN10 64bit硬件平台:适用XILINX 7系列FPGA(包括A7/K7/Z7/ZU/KU等)米联客(MSXBO)论坛:www.osrc.cn答疑解惑专栏开通,欢迎大家给我提问!!4.1 概述 本章课程以大家熟悉的流水 ...
    作者:uisrc
    时间:2019-10-15 10:36 阅读:727 回复:0
  • S01-CH03 FPGA设计Verilog基础(三)

    一个完整的设计,除了好的功能描述代码,对于程序的仿真验证是必不可少的。学会如何去验证自己所写的程序,即如何调试自己的程序是一件非常重要的事情。而RTL逻辑设计中,学会根据硬件逻辑来写测试程序,即Testbench ...
    作者:uisrc
    时间:2019-10-15 10:32 阅读:453 回复:0
  • S01-CH02 FPGA设计Verilog基础(二)

    2.1 状态机设计状态机是许多数字系统的核心部件,是一类重要的时序逻辑电路。通常包括三个部分:一是下一个状态的逻辑电路,二是存储状态机当前状态的时序逻辑电路,三是输出组合逻辑电路。通常,状态机的状态数量有 ...
    作者:uisrc
    时间:2019-10-15 10:32 阅读:470 回复:0
  • S01-CH01 FPGA设计Verilog基础(一)

    1.1 FPGA技术背景大规模集成电路设计制造技术和数字信号处理技术,近三十年来,各自得到了迅速的发展。这两个表面上看来没有什么关系的技术领域实质上是紧密相关的。因为数字信号处理系统往往要进行一些复杂的数学运 ...
    作者:uisrc
    时间:2019-10-15 10:30 阅读:721 回复:0

关注迪恩网络

扫描关注,了解最新资讯

联系人:高经理
电话:15562103797
EMAIL:3318850993@qq.com
地址:威海市创新创业大厦2702
资讯幻灯片
    热门评论
    排行榜

    关注我们:微信公众号

    官方微信

    官方微信

    客服热线:

    0519-80699907

    公司地址:常州溧阳市天目云谷3号楼北楼2楼

    运营中心:常州溧阳市天目云谷3号楼北楼2楼

    邮编:213300 Email:270682667#qq.com

    Copyright   ©2019-2026  米联客uisrc内容版权归©UISRC.COM技术支持:UISRC.COM  备案号:苏ICP备19046771号