[X]关闭

2-DDR使用

发布文章
  • (AXI4)S02-CH04 基于 FDMA 实现 OV5640 摄像头视频采集

    经过上面 CH02 实现了 1080P 测试视频的多缓存构架设计,并且正确测试得到了结果。这一节课,我们将通过 OV5640 摄像头接口采集真实的 720P 视频,然后经过 fdma_controller 的缓存控制机制,将数据经过 FDMA 缓存到 ...
    作者:米联客-老师
    时间:2019-10-18 10:06 阅读:3316 回复:2
  • (AXI4)S02-CH03 基于 FDMA 实现 HDMI 视频输入输出

    经过上面实现了 1080P 测试视频的多缓存构架设计,并且正确测试得到了结果。这一节课,我们将通过 HDMI入门接口采集真实的 1080P 视频,然后经过 fdma_controller 的缓存控制机制,将数据经过 FDMA 缓存到 DDR。
    作者:米联客-老师
    时间:2019-10-18 09:58 阅读:2871 回复:0
  • (AXI4)S02- CH02 基于 FDMA 实现多缓存视频构架

    很多学习FPGA编程的人都想走捷径,然而捷径就是一步一个脚印,才能迈向最终的成功,否则即便是你刚开始跑的快一点,但是你还是失败,得不偿失。这是正是所谓磨刀不误砍柴工。对于小编原创的FDMA没有经过充分验证就去 ...
    作者:米联客-老师
    时间:2019-10-18 09:47 阅读:2926 回复:1
  • (AXI4)S02- CH01 基于FDMA内存读写测试

    FDMA是MSXBO(米联客的)基于AXI4总线协议定制的一个DMA控制器。有了这个IP我们可以统一实现用FPGA代码直接读写PL的DDR或者ZYNQ PS的DDR。 如果用过ZYNQ的都知道,要直接操作PS的DDR 通常是DMA 或者VDMA,然而 ...
    作者:米联客-老师
    时间:2019-10-17 17:24 阅读:5353 回复:1
  • (非AXI4)S02-CH04-OV5640-HDMI(4 片 DDR 三缓存)

    在前面的章节,笔者非常详细的提供了一种数据缓存的构架,并且提供了完善的测试例子,对 构架的设计做了充分的测试验证。前面章节也完成了 OV5640 的图像缓存显示方案,总得来说没什么 难度,但是由于 OV5640 的输入 ...
    作者:米联客-老师
    时间:2019-10-17 16:47 阅读:3062 回复:0
  • (非AXI4)S02-CH03_OV7725_HDMI(4 片 DDR 三缓存)

    3.1 概述 在前面的章节,笔者非常详细的提供了一种数据缓存的构架,并且提供了完善的测试例子,对构架的设计做了充分的测试验证。本章内容只要把OV7725 摄像头的图像数据,作为数据源,替换上一章节用代码参数的测 ...
    作者:米联客-老师
    时间:2019-10-16 11:42 阅读:2804 回复:2
  • (非AXI4)S02-CH02_DDR_IMAGE_TEST(4 片 DDR 三缓存)

    2.1 概述 本节课的设计内容是完成图像数据在DDR 的缓存然后输出,课程内容将会采用step by step 的方式,教会大家一步步掌握MIG 控制器在图像数据缓存方便的应用。掌握了图像数据的缓存应用,读者可以把这种方案移 ...
    作者:米联客-老师
    时间:2019-10-16 11:03 阅读:2014 回复:1
  • (非AXI4)S02-CH01_DDR3_READ_WRITE(内存读写测试)

    1.1 MIG 控制器概述本节介绍 7 系列 FPGA 存储器接口解决方案核心架构,概述了核心模块和接口。7 系列 FPGA 存储器接口解决方案核心如图 1-1-1 所示。1.2 用户 FPGA 逻辑接口图 1-1-1 所示的FPGA用户逻辑代码通过MIG ...
    作者:米联客-老师
    时间:2019-10-16 09:59 阅读:5948 回复:2

关注米联客

扫描关注,了解最新资讯

联系人:汤经理
电话:0519-80699907
EMAIL:270682667@qq.com
地址:常州溧阳市天目云谷3号楼北楼201B
热门评论
排行榜