售后工单
微信客服01
微信客服02
微信客服03
QQ售前
QQ售后
旺旺客服1
旺旺客服2
提交工单
常见问题
联系我们
客服时间
周一至周五
8:00~18:00
[X]关闭
联系在线客服
专注集成电路FPGA应用生态推广
生态商城
收费视频
论坛
活动
微信公众号
米联客
首页
技术
视频
社区
工单
下载
活动
联系我们
搜索
文章
帖子
群组
用户
投稿
登录
注册
客服中心
工单中心
解决方案
软硬测评
米联客uisrc
›
首页
›
Xilinx课程
›
19版FPGA
›
3-光通信
3-光通信
发布文章
3-光通信
S03-CH08 光通信视频传输PCIE采集方案
8B/10B编码是1983年由IBM公司的Al Widmer和PeterFranaszek所提出的数据传输编码标准,目前已经被广泛应用到高速串行总线,如IEEE1394b、SATA、PCI-Express、Infini-band、FiberChannel、XAUI、RapidIO、USB 3.0的美 ...
作者:uisrc02
时间:2019-12-19 14:30
阅读:4955
回复:10
3-光通信
S03-CH07 XILINX 7系列GTX通信之HDMI视频传输
8B/10B编码是1983年由IBM公司的Al Widmer和PeterFranaszek所提出的数据传输编码标准,目前已经被广泛应用到高速串行总线,如IEEE1394b、SATA、PCI-Express、Infini-band、FiberChannel、XAUI、RapidIO、USB 3.0的美 ...
作者:uisrc02
时间:2019-12-3 16:44
阅读:5156
回复:2
3-光通信
S03-CH06 PL扩展以太网UDP通信
本章讲解使用PL端以太网口实现UDP通信。开发板中实现千兆网 UDP 传输的基本逻辑框架如下图所示。FPGA 程序基于米联客的新版 UDP IP 协议栈以及 Xilinx 的 IP 核 Tri Mode Ethernet MAC 和1G/2.5G Ethernet PCS/PMA ...
作者:uisrc02
时间:2019-11-28 16:29
阅读:7298
回复:8
3-光通信
S03-CH05_UDP 万兆光通信
MK7160FA 开发板的 2路SFP+光口均与ZYNQ7035 芯片的GTX 串行收发器连接。使用 FFG676 封装的xc7k160t可以支持高达 12.5Gb/s 的传输速率。因此,在MK7160FA 开发板上可以实现万兆光纤以太网传输。
作者:uisrc02
时间:2019-11-28 15:01
阅读:5755
回复:3
3-光通信
S03-CH04 PHY_MDIO接口设计
在以太网通信中,设备之间的物理层链路均由PHY芯片建立。PHY芯片内部含有一些列寄存器,用户可通过这些寄存器来配置PHY芯片的工作模式以及获取PHY芯片的若干状态信息,如连接速率、双工模式、自协商状态等。PHY内部 ...
作者:uisrc02
时间:2019-11-28 13:54
阅读:3214
回复:2
3-光通信
S03-CH03_UDP千兆光通信
MK7160FA开发板具有的4路SFP接口,可实现千兆光纤以太网通信。使用开发板中实现千兆网UDP传输的基本逻辑框架如下图所示。FPGA程序基于米联的新版UDP IP协议栈以及Xilinx的IP核Tri Mode Ethernet MAC和1G/2.5G Ethern ...
作者:uisrc02
时间:2019-11-28 13:39
阅读:4023
回复:1
3-光通信
S03-CH02-aurora_8b10b光通信
本课内容讲解XILINX 官方的Aurora 8B/10B IP core的使用。以下内容大部分是基于官方datasheet的翻译。有不少不完善之处,建议读者和英文datsheet一起对比阅读。
作者:uisrc02
时间:2019-11-27 16:48
阅读:43355
回复:4
3-光通信
S03-H01 利用IBERT进行GTX信号眼图测试
Vivado中提供了1种IBERT工具用于对Xilinx FPGA芯片的高速串行收发器进行板级硬件测试。通过IBERT我们可以获取误码率,观察眼图,调节串行收发器的参数,从而有助于判断可能存在的问题,便于验证硬件的稳定性和信号完 ...
作者:uisrc02
时间:2019-11-27 14:24
阅读:5662
回复:3
米联客UIsrc
独家课程 硬核科技
淘宝店
京东店
销售电话:18921033576
EMAIL:tjy@uisrc.com
地址:常州溧阳市天目云谷3号楼北楼
相关分类
0-课程介绍
1-FPGA入门
2-DDR使用
3-光通信
4-PCIE
5-MicroBlaze
资讯幻灯片
米联客(MSXBO)FDMA IP结合XDMA IP实现PCIE
S03-CH02-aurora_8b10b光通信
(WIN)S04-CH10 PCIE的HDMI视频采集方案(
(基础篇)S05-CH08-AXI-VDMA详解
热门评论
08-12
uisrc
01使用fdma读写axi-bram(AXI4 FDMA数据缓存
FDMA是米联客的基于AXI4总线协议定制的一个DMA控制器。有了这个IP我们可以统一实现用F
10-20
uisrc
米联客(MSXBO)基于VIVADO FPGA时序笔记之时
1.1概述数字设计中,“时钟”表示在寄存器间可靠地传输数据所需的参考时间。Vivado的
10-31
uisrc
米联客(MSXBO)FDMA IP结合XDMA IP实现PCIE
在前面的课程种,我们已经提供了FDMA和XDMA配合使用,应用于PCIE传图的方案。但是前面
09-20
uisrc
深度学习人脸识别(四)MTCNN人脸检测算法的M
在制作完整套mtcnn的NCNN模型后会生成三个网络的.param与.bin文件,放入米联客5640qt
09-06
uisrc
米联客(MSXBO)FDMA1.1版本AXI4 DMA支持多路
下载或者购买地址:https://www.osrc.cn/forum.php?mo ... 2200extra=page%3D1 FDM
11-13
uisrc
米联客(MSXBO)采用FDMA配合PCIE中断实现ADC
前面我们完成了一个PCIE中断采集图像的方案,但是很多应用中我们需要采集分析ADC的数
10-10
uisrc02
LINUX篇 基于debian9系统 CH23-LINUX下多路
23.1概述 本课程仅对具有多路以太网的开发板配套适用,如果只有1路以太网的跳过本
11-05
uisrc02
(基础篇)S05-CH01-MicroBlaze最小系统搭
学习C语言时,我们跑的第一个工程大多都是跑一个Hello World!而要在我们的MA703FA上
11-04
uisrc02
(WIN)S04-CH06 基础PCIE的ADC数据采集卡
有了前面一节课自定义AXI4-SLAVE IP的前奏,这节课我们实现利用PCIE对DAQ7606数据采集
10-26
uisrc
米联客(MSXBO)基于VIVADO FPGA时序笔记之I/
1.1概述I/O约束主要是关于设置IO delay的延迟,以便让VIVADO IDE工具可以知道延迟参数
热门专题
FEP-DAQ9248使用手册
FEP-DAQ976x使用手册
12AXI-Stream发数据到PS(DMA AXI4总线实战)
11AXI-Lite自定义AXI_GPIO(AXI4总线实战)
10PL读写PS端DDR(FDMA AXI4总线实战)
09使用fdma读写DDR(AXI4总线实战)
排行榜
日
周
月
1
FEP-DAQ9248使用手册
1产品概述FEP-CARD-DAQ9248是一款14bits双通道65MSPS ADC采集模块,该方案采用了ADI的AD9248芯片,扩展接口
1813
0
2
FEP-DAQ976x使用手册
1产品概述FEP-DAQ976X是一款14bits双通道125MSPS DAC数模转换模块,该方案采用了ADI的AD9767芯片,扩展接口
1229
0
3
12AXI-Stream发数据到PS(DMA AXI4总线实战)
本文在 AXI_DMA_LOOP 环路测试架构的基础上,在 DATA FIFO 端加入 FPGA 代码,对 FIFO 写,实现将 PL 端数
3496
2
4
11AXI-Lite自定义AXI_GPIO(AXI4总线实战)
在前文中我们学习了AXI总线协议,而且通过VIVADO自定义了AXI-LITE总线协议的IP CORE,并且实现了寄存器的读
1953
1
5
10PL读写PS端DDR(FDMA AXI4总线实战)
FDMA是米联客的基于AXI4总线协议定制的一个DMA控制器。有了这个IP我们可以统一实现用FPGA代码直接读写PL的D
3226
3
6
09使用fdma读写DDR(AXI4总线实战)
在前文的实验中我们详细介绍了FDMA的使用方法,以及使用了AXI-BRAM演示了FDMA的使用,现在我们已经掌握了FD
2751
7
7
08使用fdma读写axi-bram(AXI4总线实战)
基于FDMA可以完成很多数据读写存储类的应用,本文将展示通过FDMA读写AXI-BRAM 本文实验目的: 1:掌握
1831
1
8
07AXI4-FULL-MASTER IP FDMA详解(AXI4总线
FDMA是米联客的基于AXI4总线协议定制的一个DMA控制器。本文对AXI4-FULL总线接口进行了封装,同时定义了简单
3082
2
9
06AXI-Lite-Master读写AXI-Lite-Slave(AXI4
基于前面5篇文章中5个实验,我们已经掌握了AXI4总线协议,现在我们编写一个自定义的AXI-Lite-Slave GPIO IP
2491
1
10
05AXI4总线axi-stream(AXI4总线实战)
AXI4-Stream去掉了地址,允许无限制的数据突发传输规模,AXI4-Stream接口在数据流传输中应用非常方便,本来
3001
1
1
初识FPGA第一次亲密接触
1.1 FPGA技术背景笔者也是在偶然的机缘下接触到FPGA的,当初只有感性的认识就是FPGA速
7374
20
2
米联客MZU03A FPGA开发板Xilinx Zynq Ultra
淘宝购买链接:https://item.taobao.com/item.htm?spm=a1z10.5-c-s.w4002-18659455309
10163
15
3
米联客(MSXBO)FDMA IP结合XDMA IP实现PCIE
在前面的课程种,我们已经提供了FDMA和XDMA配合使用,应用于PCIE传图的方案。但是前面
132313
15
4
S03-CH08 光通信视频传输PCIE采集方案
8B/10B编码是1983年由IBM公司的Al Widmer和PeterFranaszek所提出的数据传输编码标准,
4954
10
5
S03-CH06 PL扩展以太网UDP通信
本章讲解使用PL端以太网口实现UDP通信。开发板中实现千兆网 UDP 传输的基本逻辑框架如
7298
8
6
米联客(MSXBO)开发板MZ7XA-FUN20190918升级
1、电源改动版本使用电压输入电压范围201712275V4.7-5.2V201909185V2.0-16V新版本采用
3839
8
7
米联客MKU040FA FPGA开发板Xilinx Ultrasca
淘宝购买连接:https://item.taobao.com/item.htm?spm=a1z10.5-c-s.w4002-18659455309
6525
8
8
米联客(MSXBO)采用FDMA配合PCIE中断实现ADC
前面我们完成了一个PCIE中断采集图像的方案,但是很多应用中我们需要采集分析ADC的数
6236
8
9
09使用fdma读写DDR(AXI4总线实战)
在前文的实验中我们详细介绍了FDMA的使用方法,以及使用了AXI-BRAM演示了FDMA的使用,
2751
7
10
S02-CH27 利用LWIP实现以太网数据传输
软件版本:VIVADO2017.4操作系统:WIN10 64bit硬件平台:适用米联客 ZYNQ系列开发板米
10270
6
1
FEP-DAQ9248使用手册
1产品概述FEP-CARD-DAQ9248是一款14bits双通道65MSPS ADC采集模块,该方案采用了ADI的
1813
0
2
FEP-DAQ976x使用手册
1产品概述FEP-DAQ976X是一款14bits双通道125MSPS DAC数模转换模块,该方案采用了ADI的
1229
0
3
12AXI-Stream发数据到PS(DMA AXI4总线实战)
本文在 AXI_DMA_LOOP 环路测试架构的基础上,在 DATA FIFO 端加入 FPGA 代码,对 FIFO
3496
2
4
11AXI-Lite自定义AXI_GPIO(AXI4总线实战)
在前文中我们学习了AXI总线协议,而且通过VIVADO自定义了AXI-LITE总线协议的IP CORE,
1953
1
5
10PL读写PS端DDR(FDMA AXI4总线实战)
FDMA是米联客的基于AXI4总线协议定制的一个DMA控制器。有了这个IP我们可以统一实现用F
3226
3
6
09使用fdma读写DDR(AXI4总线实战)
在前文的实验中我们详细介绍了FDMA的使用方法,以及使用了AXI-BRAM演示了FDMA的使用,
2751
7
7
08使用fdma读写axi-bram(AXI4总线实战)
基于FDMA可以完成很多数据读写存储类的应用,本文将展示通过FDMA读写AXI-BRAM 本文
1831
1
8
07AXI4-FULL-MASTER IP FDMA详解(AXI4总线
FDMA是米联客的基于AXI4总线协议定制的一个DMA控制器。本文对AXI4-FULL总线接口进行了
3082
2
9
06AXI-Lite-Master读写AXI-Lite-Slave(AXI4
基于前面5篇文章中5个实验,我们已经掌握了AXI4总线协议,现在我们编写一个自定义的AX
2491
1
10
05AXI4总线axi-stream(AXI4总线实战)
AXI4-Stream去掉了地址,允许无限制的数据突发传输规模,AXI4-Stream接口在数据流传输
3001
1
300x180 AD
返回顶部