请选择 进入手机版 | 继续访问电脑版
[X]关闭
搜索
UISRC工程师学习站 › 首页 ›Xilinx课程

Xilinx课程

发布文章
  • 12AXI-Stream发数据到PS(DMA AXI4总线实战) AXI4总线入门(2021)

    12AXI-Stream发数据到PS(DMA AXI4总线实战)

    本文在 AXI_DMA_LOOP 环路测试架构的基础上，在 DATA FIFO 端加入 FPGA 代码，对 FIFO 写，实现将 PL 端数据 通过 DMA 发送给 PS 功能。 本文实验目的： 1:掌握编程PL代码，以AXI-Stream协议把数据通过DMA发送 ...
    作者:uisrc
    时间：2021-8-15 23:42 阅读：6843 回复：3
  • 11AXI-Lite自定义AXI_GPIO(AXI4总线实战) AXI4总线入门(2021)

    11AXI-Lite自定义AXI_GPIO(AXI4总线实战)

    在前文中我们学习了AXI总线协议，而且通过VIVADO自定义了AXI-LITE总线协议的IP CORE,并且实现了寄存器的读写。 那么在实际的应用中，如果我们ARM的IO不够用了，除了在前文中使用官方自带的AXI-GPIO，我们自己也可 ...
    作者:uisrc
    时间：2021-8-15 23:41 阅读：3693 回复：1
  • 10PL读写PS端DDR(FDMA AXI4总线实战) AXI4总线入门(2021)

    10PL读写PS端DDR(FDMA AXI4总线实战)

    FDMA是米联客的基于AXI4总线协议定制的一个DMA控制器。有了这个IP我们可以统一实现用FPGA代码直接读写PL的DDR或者PS的DDR。本文中FDMA的IP是开源的，在配套FPGA工程的uisrc/ip路径下可以找到源码。本文的IP已经利用V ...
    作者:uisrc
    时间：2021-8-15 23:40 阅读：5872 回复：3
  • 09使用fdma读写DDR(AXI4总线实战) AXI4总线入门(2021)

    09使用fdma读写DDR(AXI4总线实战)

    在前文的实验中我们详细介绍了FDMA的使用方法，以及使用了AXI-BRAM演示了FDMA的使用，现在我们已经掌握了FDMA的使用，本文我们继续使用FDMA实现对AXI-MIG的读写，以此读写DDR。由于FDMA的读写操作都是基于AXI总线， ...
    作者:uisrc
    时间：2021-8-15 23:39 阅读：5024 回复：7
  • 08使用fdma读写axi-bram(AXI4总线实战) AXI4总线入门(2021)

    08使用fdma读写axi-bram(AXI4总线实战)

    基于FDMA可以完成很多数据读写存储类的应用，本文将展示通过FDMA读写AXI-BRAM 本文实验目的： 1:掌握基于uiFDMA3.0的FPGA工程设计 2:利用uiFDMA3.0提供的接口，编写BRAM测试程序 3:对AXI-BRAM读写仿真和 ...
    作者:uisrc
    时间：2021-8-15 23:38 阅读：3694 回复：1
  • 07AXI4-FULL-MASTER IP FDMA详解(AXI4总线实战) AXI4总线入门(2021)

    07AXI4-FULL-MASTER IP FDMA详解(AXI4总线实战)

    FDMA是米联客的基于AXI4总线协议定制的一个DMA控制器。本文对AXI4-FULL总线接口进行了封装，同时定义了简单的APP接口提供用户调用AXI4总线实现数据交互。这个IP 我们命名为FDMA(Fast Direct Memory Access)。 有 ...
    作者:uisrc
    时间：2021-8-13 22:39 阅读：5616 回复：2
  • 06AXI-Lite-Master读写AXI-Lite-Slave(AXI4总线实战) AXI4总线入门(2021)

    06AXI-Lite-Master读写AXI-Lite-Slave(AXI4总线实战)

    基于前面5篇文章中5个实验，我们已经掌握了AXI4总线协议，现在我们编写一个自定义的AXI-Lite-Slave GPIO IP,并且用编写的AXI-Lite-Master IP对齐进行仿真验证和上板验证。 本文实验目的： 1:修改VIVADO产生的s ...
    作者:uisrc
    时间：2021-8-13 22:38 阅读：3689 回复：1
  • 05AXI4总线axi-stream(AXI4总线实战) AXI4总线入门(2021)

    05AXI4总线axi-stream(AXI4总线实战)

    AXI4-Stream去掉了地址，允许无限制的数据突发传输规模，AXI4-Stream接口在数据流传输中应用非常方便，本来首先介绍了AXI4-Stream协议的型号定义，并且给出了一些Stream接口的时序方案图。之后通过VIVADO自带的AXI4 ...
    作者:uisrc
    时间：2021-8-13 22:37 阅读：5111 回复：1
  • 03AXI4总线axi-full-slave(AXI4总线实战) AXI4总线入门(2021)

    03AXI4总线axi-full-slave(AXI4总线实战)

    使用XILINX 的软件工具VIVADO以及XILINX的7代以上的FPGA或者SOC掌握AXI-4总线结束，并且可以灵活使用AXI-4总线技术完成数据的交换，可以让我们在构建强大的FPGA内部总线数据互联通信方面取得高效、高速、标准化的优 ...
    作者:uisrc
    时间：2021-8-13 08:47 阅读：4585 回复：2
  • 04AXI4总线axi-full-master(AXI4总线实战) AXI4总线入门(2021)

    04AXI4总线axi-full-master(AXI4总线实战)

    软件版本：vitis2020.2(vivado2020.2)操作系统：WIN10 64bit硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA(本文使用米联客(milianke)MZU07A-EG开发板)登录“米联客”FPGA社区-www.uisrc.com视频课程、答疑解惑！4.1 ...
    作者:uisrc
    时间：2021-8-13 08:47 阅读：3711 回复：1
  • 02AXI4总线axi-lite-master(AXI4总线实战) AXI4总线入门(2021)

    02AXI4总线axi-lite-master(AXI4总线实战)

    使用XILINX 的软件工具VIVADO以及XILINX的7代以上的FPGA或者SOC掌握AXI-4总线结束，并且可以灵活使用AXI-4总线技术完成数据的交换，可以让我们在构建强大的FPGA内部总线数据互联通信方面取得高效、高速、标准化的优 ...
    作者:uisrc
    时间：2021-8-13 08:46 阅读：3140 回复：1
  • 01AXI4总线axi-lite-slave(AXI4总线实战) AXI4总线入门(2021)

    01AXI4总线axi-lite-slave(AXI4总线实战)

    使用XILINX 的软件工具VIVADO以及XILINX的7代以上的FPGA或者SOC掌握AXI-4总线结束，并且可以灵活使用AXI-4总线技术完成数据的交换，可以让我们在构建强大的FPGA内部总线数据互联通信方面取得高效、高速、标准化的优 ...
    作者:uisrc
    时间：2021-8-13 08:44 阅读：5448 回复：1
  • 06uifdma_vbuf实现HDMI输入采集(AXI4 FDMA数据缓存篇) DDR缓存类构架(2021)

    06uifdma_vbuf实现HDMI输入采集(AXI4 FDMA数据缓存篇)

    06uifdma_vbuf实现HDMI输入采集(HDMI)软件版本：vitis2019.2(vivado2019.2)操作系统：WIN10 64bit硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA(本文使用米联客(milianke)MK7160FA硬件平台)登录“米联客”FPGA社区-w ...
    作者:uisrc
    时间：2021-8-12 09:45 阅读：2807 回复：1
  • 04uifdma_vbuf实现双通道摄像头采集(AXI4 FDMA数据缓存篇) DDR缓存类构架(2021)

    04uifdma_vbuf实现双通道摄像头采集(AXI4 FDMA数据缓存篇)

    是否还记得刚刚前文中提到的uifdma_vbuf中的stride参数，并没有详细介绍其用途，本文中的重点就是关于stride参数的应用。通过设置stride参数我们可以让一个显示器输出多个通道的画面，并且通过uifdma_vbuf的缓存控制 ...
    作者:uisrc
    时间：2021-8-12 09:44 阅读：2222 回复：1
  • 05uifdma_vbuf实现摄像头实时sobel (AXI4 FDMA数据缓存篇) DDR缓存类构架(2021)

    05uifdma_vbuf实现摄像头实时sobel (AXI4 FDMA数据缓存篇)

    05uifdma_vbuf实现摄像头实时sobel (HDMI)软件版本：vitis2019.2(vivado2019.2)操作系统：WIN10 64bit硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA(本文对应米联客(milianke)MK7160FA硬件平台)登录“米联客”FPGA社 ...
    作者:uisrc
    时间：2021-8-12 09:44 阅读：1894 回复：1
12345678910... 14下一页
  • 1
  • 2
  • 3
相关分类
资讯幻灯片
热门评论
热门专题
排行榜
  • 日
  • 周
  • 月

XILINX 官网| 站点统计| Archiver| 手机版| 小黑屋|
版权所有 UISRC.COM Copyright © 2023-2026, 常州一二三电子科技有限公司. ( 苏ICP备19046771号-2 ) 站点内容版权归常州一二三电子科技有限公司所有，如侵犯您的权益，请联系客服处理