售后工单
微信客服01
微信客服02
微信客服03
QQ售前
QQ售后
旺旺客服1
旺旺客服2
提交工单
常见问题
联系我们
客服时间
周一至周五
8:00~18:00
[X]关闭
联系在线客服
专注集成电路FPGA应用生态推广
生态商城
收费视频
论坛
活动
微信公众号
米联客
首页
技术
视频
社区
工单
下载
活动
联系我们
搜索
文章
帖子
群组
用户
投稿
登录
注册
客服中心
工单中心
解决方案
软硬测评
米联客uisrc
›
首页
›
Xilinx课程
›
xilinx课程
FPGA基础入门(2021)
AXI4总线入门(2021)
DDR缓存类构架(2021)
UDP千兆万兆通信(2021)
PCIE-XDMA通信(2021)
GTX-SFP光通信(2021)
GTX-SDI视频通信(2021)
摄像头使用
ADDA数据模块使用
FPGA图像处理(2021)
HLS图像入门(2021)
soc-sdk入门(2021)
soc-sdk方案(2021)
0基础linux入门(2021)
xilinx课程
发布文章
AXI4总线入门(2021)
12AXI-Stream发数据到PS(DMA AXI4总线实战)
本文在 AXI_DMA_LOOP 环路测试架构的基础上,在 DATA FIFO 端加入 FPGA 代码,对 FIFO 写,实现将 PL 端数据 通过 DMA 发送给 PS 功能。 本文实验目的: 1:掌握编程PL代码,以AXI-Stream协议把数据通过DMA发送 ...
作者:uisrc
时间:2021-8-15 23:42
阅读:2755
回复:2
AXI4总线入门(2021)
11AXI-Lite自定义AXI_GPIO(AXI4总线实战)
在前文中我们学习了AXI总线协议,而且通过VIVADO自定义了AXI-LITE总线协议的IP CORE,并且实现了寄存器的读写。 那么在实际的应用中,如果我们ARM的IO不够用了,除了在前文中使用官方自带的AXI-GPIO,我们自己也可 ...
作者:uisrc
时间:2021-8-15 23:41
阅读:1458
回复:1
AXI4总线入门(2021)
10PL读写PS端DDR(FDMA AXI4总线实战)
FDMA是米联客的基于AXI4总线协议定制的一个DMA控制器。有了这个IP我们可以统一实现用FPGA代码直接读写PL的DDR或者PS的DDR。本文中FDMA的IP是开源的,在配套FPGA工程的uisrc/ip路径下可以找到源码。本文的IP已经利用V ...
作者:uisrc
时间:2021-8-15 23:40
阅读:2407
回复:3
AXI4总线入门(2021)
09使用fdma读写DDR(AXI4总线实战)
在前文的实验中我们详细介绍了FDMA的使用方法,以及使用了AXI-BRAM演示了FDMA的使用,现在我们已经掌握了FDMA的使用,本文我们继续使用FDMA实现对AXI-MIG的读写,以此读写DDR。由于FDMA的读写操作都是基于AXI总线, ...
作者:uisrc
时间:2021-8-15 23:39
阅读:2008
回复:5
AXI4总线入门(2021)
08使用fdma读写axi-bram(AXI4总线实战)
基于FDMA可以完成很多数据读写存储类的应用,本文将展示通过FDMA读写AXI-BRAM 本文实验目的: 1:掌握基于uiFDMA3.0的FPGA工程设计 2:利用uiFDMA3.0提供的接口,编写BRAM测试程序 3:对AXI-BRAM读写仿真和 ...
作者:uisrc
时间:2021-8-15 23:38
阅读:1359
回复:1
AXI4总线入门(2021)
07AXI4-FULL-MASTER IP FDMA详解(AXI4总线实战)
FDMA是米联客的基于AXI4总线协议定制的一个DMA控制器。本文对AXI4-FULL总线接口进行了封装,同时定义了简单的APP接口提供用户调用AXI4总线实现数据交互。这个IP 我们命名为FDMA(Fast Direct Memory Access)。 有 ...
作者:uisrc
时间:2021-8-13 22:39
阅读:2598
回复:2
AXI4总线入门(2021)
06AXI-Lite-Master读写AXI-Lite-Slave(AXI4总线实战)
基于前面5篇文章中5个实验,我们已经掌握了AXI4总线协议,现在我们编写一个自定义的AXI-Lite-Slave GPIO IP,并且用编写的AXI-Lite-Master IP对齐进行仿真验证和上板验证。 本文实验目的: 1:修改VIVADO产生的s ...
作者:uisrc
时间:2021-8-13 22:38
阅读:2114
回复:1
AXI4总线入门(2021)
05AXI4总线axi-stream(AXI4总线实战)
AXI4-Stream去掉了地址,允许无限制的数据突发传输规模,AXI4-Stream接口在数据流传输中应用非常方便,本来首先介绍了AXI4-Stream协议的型号定义,并且给出了一些Stream接口的时序方案图。之后通过VIVADO自带的AXI4 ...
作者:uisrc
时间:2021-8-13 22:37
阅读:2080
回复:1
AXI4总线入门(2021)
03AXI4总线axi-full-slave(AXI4总线实战)
使用XILINX 的软件工具VIVADO以及XILINX的7代以上的FPGA或者SOC掌握AXI-4总线结束,并且可以灵活使用AXI-4总线技术完成数据的交换,可以让我们在构建强大的FPGA内部总线数据互联通信方面取得高效、高速、标准化的优 ...
作者:uisrc
时间:2021-8-13 08:47
阅读:2889
回复:2
AXI4总线入门(2021)
04AXI4总线axi-full-master(AXI4总线实战)
软件版本:vitis2020.2(vivado2020.2)操作系统:WIN10 64bit硬件平台:适用XILINX A7/K7/Z7/ZU/KU系列FPGA(本文使用米联客(milianke)MZU07A-EG开发板)登录“米联客”FPGA社区-www.uisrc.com视频课程、答疑解惑!4.1 ...
作者:uisrc
时间:2021-8-13 08:47
阅读:1716
回复:1
AXI4总线入门(2021)
02AXI4总线axi-lite-master(AXI4总线实战)
使用XILINX 的软件工具VIVADO以及XILINX的7代以上的FPGA或者SOC掌握AXI-4总线结束,并且可以灵活使用AXI-4总线技术完成数据的交换,可以让我们在构建强大的FPGA内部总线数据互联通信方面取得高效、高速、标准化的优 ...
作者:uisrc
时间:2021-8-13 08:46
阅读:1502
回复:1
AXI4总线入门(2021)
01AXI4总线axi-lite-slave(AXI4总线实战)
使用XILINX 的软件工具VIVADO以及XILINX的7代以上的FPGA或者SOC掌握AXI-4总线结束,并且可以灵活使用AXI-4总线技术完成数据的交换,可以让我们在构建强大的FPGA内部总线数据互联通信方面取得高效、高速、标准化的优 ...
作者:uisrc
时间:2021-8-13 08:44
阅读:2600
回复:1
DDR缓存类构架(2021)
06uifdma_vbuf实现HDMI输入采集(AXI4 FDMA数据缓存篇)
06uifdma_vbuf实现HDMI输入采集(HDMI)软件版本:vitis2019.2(vivado2019.2)操作系统:WIN10 64bit硬件平台:适用XILINX A7/K7/Z7/ZU/KU系列FPGA(本文使用米联客(milianke)MK7160FA硬件平台)登录“米联客”FPGA社区-w ...
作者:uisrc
时间:2021-8-12 09:45
阅读:1238
回复:1
DDR缓存类构架(2021)
04uifdma_vbuf实现双通道摄像头采集(AXI4 FDMA数据缓存篇)
是否还记得刚刚前文中提到的uifdma_vbuf中的stride参数,并没有详细介绍其用途,本文中的重点就是关于stride参数的应用。通过设置stride参数我们可以让一个显示器输出多个通道的画面,并且通过uifdma_vbuf的缓存控制 ...
作者:uisrc
时间:2021-8-12 09:44
阅读:971
回复:1
DDR缓存类构架(2021)
05uifdma_vbuf实现摄像头实时sobel (AXI4 FDMA数据缓存篇)
05uifdma_vbuf实现摄像头实时sobel (HDMI)软件版本:vitis2019.2(vivado2019.2)操作系统:WIN10 64bit硬件平台:适用XILINX A7/K7/Z7/ZU/KU系列FPGA(本文对应米联客(milianke)MK7160FA硬件平台)登录“米联客”FPGA社 ...
作者:uisrc
时间:2021-8-12 09:44
阅读:986
回复:1
1
2
/ 2 页
下一页
1
2
3
相关分类
xilinx课程
19版ZYNQ
19版FPGA
其他课程
资讯幻灯片
米联客(MSXBO)FDMA IP结合XDMA IP实现PCIE
S03-CH02-aurora_8b10b光通信
(WIN)S04-CH10 PCIE的HDMI视频采集方案(
(基础篇)S05-CH08-AXI-VDMA详解
热门评论
08-12
uisrc
01使用fdma读写axi-bram(AXI4 FDMA数据缓存
FDMA是米联客的基于AXI4总线协议定制的一个DMA控制器。有了这个IP我们可以统一实现用F
10-20
uisrc
米联客(MSXBO)基于VIVADO FPGA时序笔记之时
1.1概述数字设计中,“时钟”表示在寄存器间可靠地传输数据所需的参考时间。Vivado的
10-31
uisrc
米联客(MSXBO)FDMA IP结合XDMA IP实现PCIE
在前面的课程种,我们已经提供了FDMA和XDMA配合使用,应用于PCIE传图的方案。但是前面
09-20
uisrc
深度学习人脸识别(四)MTCNN人脸检测算法的M
在制作完整套mtcnn的NCNN模型后会生成三个网络的.param与.bin文件,放入米联客5640qt
09-06
uisrc
米联客(MSXBO)FDMA1.1版本AXI4 DMA支持多路
下载或者购买地址:https://www.osrc.cn/forum.php?mo ... 2200extra=page%3D1 FDM
11-13
uisrc
米联客(MSXBO)采用FDMA配合PCIE中断实现ADC
前面我们完成了一个PCIE中断采集图像的方案,但是很多应用中我们需要采集分析ADC的数
10-10
uisrc02
LINUX篇 基于debian9系统 CH23-LINUX下多路
23.1概述 本课程仅对具有多路以太网的开发板配套适用,如果只有1路以太网的跳过本
11-05
uisrc02
(基础篇)S05-CH01-MicroBlaze最小系统搭
学习C语言时,我们跑的第一个工程大多都是跑一个Hello World!而要在我们的MA703FA上
11-04
uisrc02
(WIN)S04-CH06 基础PCIE的ADC数据采集卡
有了前面一节课自定义AXI4-SLAVE IP的前奏,这节课我们实现利用PCIE对DAQ7606数据采集
10-26
uisrc
米联客(MSXBO)基于VIVADO FPGA时序笔记之I/
1.1概述I/O约束主要是关于设置IO delay的延迟,以便让VIVADO IDE工具可以知道延迟参数
热门专题
FEP-DAQ9248使用手册
FEP-DAQ976x使用手册
12AXI-Stream发数据到PS(DMA AXI4总线实战)
11AXI-Lite自定义AXI_GPIO(AXI4总线实战)
10PL读写PS端DDR(FDMA AXI4总线实战)
09使用fdma读写DDR(AXI4总线实战)
排行榜
日
周
月
1
FEP-DAQ9248使用手册
1产品概述FEP-CARD-DAQ9248是一款14bits双通道65MSPS ADC采集模块,该方案采用了ADI的AD9248芯片,扩展接口
1173
0
2
FEP-DAQ976x使用手册
1产品概述FEP-DAQ976X是一款14bits双通道125MSPS DAC数模转换模块,该方案采用了ADI的AD9767芯片,扩展接口
805
0
3
12AXI-Stream发数据到PS(DMA AXI4总线实战)
本文在 AXI_DMA_LOOP 环路测试架构的基础上,在 DATA FIFO 端加入 FPGA 代码,对 FIFO 写,实现将 PL 端数
2751
2
4
11AXI-Lite自定义AXI_GPIO(AXI4总线实战)
在前文中我们学习了AXI总线协议,而且通过VIVADO自定义了AXI-LITE总线协议的IP CORE,并且实现了寄存器的读
1456
1
5
10PL读写PS端DDR(FDMA AXI4总线实战)
FDMA是米联客的基于AXI4总线协议定制的一个DMA控制器。有了这个IP我们可以统一实现用FPGA代码直接读写PL的D
2402
3
6
09使用fdma读写DDR(AXI4总线实战)
在前文的实验中我们详细介绍了FDMA的使用方法,以及使用了AXI-BRAM演示了FDMA的使用,现在我们已经掌握了FD
2003
5
7
08使用fdma读写axi-bram(AXI4总线实战)
基于FDMA可以完成很多数据读写存储类的应用,本文将展示通过FDMA读写AXI-BRAM 本文实验目的: 1:掌握
1355
1
8
07AXI4-FULL-MASTER IP FDMA详解(AXI4总线
FDMA是米联客的基于AXI4总线协议定制的一个DMA控制器。本文对AXI4-FULL总线接口进行了封装,同时定义了简单
2597
2
9
06AXI-Lite-Master读写AXI-Lite-Slave(AXI4
基于前面5篇文章中5个实验,我们已经掌握了AXI4总线协议,现在我们编写一个自定义的AXI-Lite-Slave GPIO IP
2113
1
10
05AXI4总线axi-stream(AXI4总线实战)
AXI4-Stream去掉了地址,允许无限制的数据突发传输规模,AXI4-Stream接口在数据流传输中应用非常方便,本来
2076
1
1
初识FPGA第一次亲密接触
1.1 FPGA技术背景笔者也是在偶然的机缘下接触到FPGA的,当初只有感性的认识就是FPGA速
7075
20
2
米联客MZU03A FPGA开发板Xilinx Zynq Ultra
淘宝购买链接:https://item.taobao.com/item.htm?spm=a1z10.5-c-s.w4002-18659455309
9720
15
3
米联客(MSXBO)FDMA IP结合XDMA IP实现PCIE
在前面的课程种,我们已经提供了FDMA和XDMA配合使用,应用于PCIE传图的方案。但是前面
131010
15
4
S03-CH08 光通信视频传输PCIE采集方案
8B/10B编码是1983年由IBM公司的Al Widmer和PeterFranaszek所提出的数据传输编码标准,
4680
10
5
米联客MKU040FA FPGA开发板Xilinx Ultrasca
淘宝购买连接:https://item.taobao.com/item.htm?spm=a1z10.5-c-s.w4002-18659455309
6029
8
6
S03-CH06 PL扩展以太网UDP通信
本章讲解使用PL端以太网口实现UDP通信。开发板中实现千兆网 UDP 传输的基本逻辑框架如
6529
8
7
米联客(MSXBO)开发板MZ7XA-FUN20190918升级
1、电源改动版本使用电压输入电压范围201712275V4.7-5.2V201909185V2.0-16V新版本采用
3612
8
8
米联客(MSXBO)采用FDMA配合PCIE中断实现ADC
前面我们完成了一个PCIE中断采集图像的方案,但是很多应用中我们需要采集分析ADC的数
5803
8
9
S05-CH9 光通信视频传输PCIE采集方案
9.1概述 8B/10B编码是1983年由IBM公司的Al Widmer和PeterFranaszek所提出的数据传输
3849
6
10
S02-CH27 利用LWIP实现以太网数据传输
软件版本:VIVADO2017.4操作系统:WIN10 64bit硬件平台:适用米联客 ZYNQ系列开发板米
9130
6
1
FEP-DAQ9248使用手册
1产品概述FEP-CARD-DAQ9248是一款14bits双通道65MSPS ADC采集模块,该方案采用了ADI的
1173
0
2
FEP-DAQ976x使用手册
1产品概述FEP-DAQ976X是一款14bits双通道125MSPS DAC数模转换模块,该方案采用了ADI的
806
0
3
12AXI-Stream发数据到PS(DMA AXI4总线实战)
本文在 AXI_DMA_LOOP 环路测试架构的基础上,在 DATA FIFO 端加入 FPGA 代码,对 FIFO
2752
2
4
11AXI-Lite自定义AXI_GPIO(AXI4总线实战)
在前文中我们学习了AXI总线协议,而且通过VIVADO自定义了AXI-LITE总线协议的IP CORE,
1457
1
5
10PL读写PS端DDR(FDMA AXI4总线实战)
FDMA是米联客的基于AXI4总线协议定制的一个DMA控制器。有了这个IP我们可以统一实现用F
2403
3
6
09使用fdma读写DDR(AXI4总线实战)
在前文的实验中我们详细介绍了FDMA的使用方法,以及使用了AXI-BRAM演示了FDMA的使用,
2006
5
7
08使用fdma读写axi-bram(AXI4总线实战)
基于FDMA可以完成很多数据读写存储类的应用,本文将展示通过FDMA读写AXI-BRAM 本文
1356
1
8
07AXI4-FULL-MASTER IP FDMA详解(AXI4总线
FDMA是米联客的基于AXI4总线协议定制的一个DMA控制器。本文对AXI4-FULL总线接口进行了
2597
2
9
06AXI-Lite-Master读写AXI-Lite-Slave(AXI4
基于前面5篇文章中5个实验,我们已经掌握了AXI4总线协议,现在我们编写一个自定义的AX
2113
1
10
05AXI4总线axi-stream(AXI4总线实战)
AXI4-Stream去掉了地址,允许无限制的数据突发传输规模,AXI4-Stream接口在数据流传输
2076
1
ad
返回顶部