第一课 Verilog 语法_Verilog_HDL 语言简介

米联客-老师 · 发表于前天 14:38

1 概述
本节主要介绍 Verilog HDL 的特点，发展历史及现状，主要应用场景。

2 Verilog HDL 简介
      Verilog HDL 是一种硬件描述语言，用于从算法级、门级电路到开关级电路的多种抽象设计层次的数字系统建模。被建模的数字系统的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。
      Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模语言。此外，Verilog HDL 语言提供了编程语言接口，通过该接口可以在模拟、验证期间从设计外部访问设计，包括模拟的具体控制和运行。
      Verilog HDL 语言不仅定义了语法，而且对每个语法结构都定义了清晰的模拟、仿真语义。因此，用这种语言编写的模型能够使用 Verilog 仿真器进行验证。Verilog HDL 语言从 C 编程语言中继承了多种操作符和结构。Verilog HDL 提供了扩展的建模能力，其中许多扩展最初很难理解。但是，Verilog HDL 语言的核心子集非常易于学习和使用，这对大多数建模应用来说已经足够。当然，完整的硬件描述语言足以对从最复杂的芯片到完整的电子系统进行描述。

3 Verilog HDL 发展历史及现状
      Verilog 是由 Gateway 设计自动化公司的工程师于 1983 年末创立的。当时 Gateway 设计自动化公司还叫做自动集成设计系统（Automated Integrated Design Systems），1985 年公司将名字改成了前者。该公司的菲尔·莫比（PhilMoorby）完成了 Verilog 的主要设计工作。1990 年，Gateway 设计自动化被 Cadence 公司收购。
      1990 年代初，开放 Verilog 国际（Open Verilog International, OVI）组织（即现在的 Accellera）成立，Verilog 面向公有领域开放。1992 年，该组织寻求将 Verilog 纳入电气电子工程师学会标准。最终，Verilog 成为了电气电子工程师学会 1364-1995 标准，即通常所说的 Verilog-95。
      设计人员在使用这个版本的 Verilog 的过程中发现了一些可改进之处。为了解决用户在使用此版本 Verilog 过程中反映的问题，Verilog 进行了修正和扩展，这部分内容后来再次被提交给电气电子工程师学会。这个扩展后的版本后来成为了电气电子工程师学会 1364-2001 标准，即通常所说的 Verilog-2001。Verilog-2001 是对 Verilog-95 的一个重大改进版本，它具备一些新的实用功能，例如敏感列表、多维数组、生成语句块、命名端口连接等。目前，Verilog-2001是 Verilog 的最主流版本，被大多数商业电子设计自动化软件包支持。
      2005 年，Verilog 再次进行了更新，即电气电子工程师学会 1364-2005 标准。该版本只是对上一版本的细微修正。这个版本还包括了一个相对独立的新部分，即 Verilog-AMS。这个扩展使得传统的 Verilog 可以对集成的模拟和混合信号系统进行建模。容易与电气电子工程师学会 1364-2005 标准混淆的是加强硬件验证语言特性的 SystemVerilog（电气电子工程师学会 1800-2005 标准），它是 Verilog-2005 的一个超集，它是硬件描述语言、硬件验证语言（针对验
证的需求，特别加强了面向对象特性）的一个集成。
      2009 年，IEEE 1364-2005 和 IEEE 1800-2005 两个部分合并为 IEEE 1800-2009，成为了一个新的、统一的SystemVerilog 硬件描述验证语言（hardware description and verification language, HDVL）。

4 主要应用场景
   Verilog HDL 用于设计专用集成电路（ASIC），ASIC 就是具有专门用途和特殊功能的独立集成电路器件。VerilogHDL 作为硬件描述语言，主要用来生成专用集成电路。同时，可以作为 CPLD、FPGA 等可编程器件的程序开发语言。
4.1 可编程逻辑器件
   FPGA 和 CPLD 是实现这一途径的主流器件。直接面向用户级，具有极大的灵活性和通用性，实现快捷开发，测试简单方便，开发效率高而成本较低。
4.2 半定制或全定制 ASIC
   通俗来讲，就是利用 Verilog HDL 来设计具有某种特殊功能的专用芯片。根据基本单元工艺的差异，又可分为门阵列 ASIC，标准单元 ASIC 和全定制 ASIC。
4.3 混合 ASIC
   主要指既具有面向用户的 FPGA 可编程逻辑功能和逻辑资源，同时也含有可方便调用和配置的硬件标准单元模块，如 CPU，RAM，锁相环(PLL)，乘法器(DSP)等。

微信扫一扫 分享朋友圈

第一课 Verilog 语法_Verilog_HDL 语言简介

微信扫一扫分享朋友圈