软件版本：VIVADO2021.1
操作系统：WIN10 64bit
硬件平台：适用 XILINX A7/K7/Z7/ZU/KU 系列 FPGA
实验平台：米联客-MLK-H3-CZ08-7100开发板
板卡获取平台：https://milianke.tmall.com/
登录“米联客”FPGA社区 http://www.uisrc.com 视频课程、答疑解惑！
1概述DAQ9767是一款2通道14bit 125M高精度 DAC数模转换模块。在前面的方案中，主要都是讲解PL数据如何共享给PS,本方案的目标在于演示如何把PS部分的数据写到PS DDR后，共享给PL。 本文通过PS写测试波形到内中，包括锯齿波、三角波、方波，然后通知PL的uifdma_dbuf读取内存中的测试数据，驱动DAQ005输出 DAC模块输出波形。
实验目的： 1:掌握uifdmadbuf配置成非视频模式的情况下的参数设置 2:掌握PS DDR数据如何通过uifdmadbuf读出并驱动DAC模块输出波形 2系统框图
以下方案中，PS先把波形数据写入DDR中，然后通过控制AXI-GPIO控制缓存的切换。我们这里一共需要显示3种波形，分别是锯齿波、三角波、方波，每种波形每间隔2S切换一次。
3硬件电路分析硬件接口和子卡模块请阅读“附录1” 配套工程的FPGA PIN脚定义路径为soc_prj/uisrc/04_pin/ fpga_pin.xdc。 4搭建SOC系统工程
4.1PL图形化编程
1:uifdma_dbuf设置本方案中，我们升级了uifdma_dbuf,给写通道增加了ud_wfull信号，以及读通道增加了ud_empty信号。这样可以确保读出数据的时候都是有效数据。 为了显示3种波形，我们设置3帧缓存。WBaseaddr缓存的基地址只要设置合适的值即可，这里设置0x10000000 = 256MB，这样保留了低256MB给应用程序使用。 WDsizebits设置每个缓存的大小，2^20次方=1MBYTE。 所以下面的参数XSize*YSize*W_Datawidth/8=256KB.其中已知W_Datawidth=32，所以只要正确设置XSize和YSize。通常来说设置越大的XSize传输效率也高，但是需要消耗的资源也会更多。我们这里设置XSize=2048，Ysize设置32。这样对于DAQ967X 2通道，每个通道具有2048*32= 65536个波形点。对于14bit DAC，可以绘制65536/2^14=4个周期的波形。 在SDK中定义如下地址：
2:uiFDMA设置Fdma的数据位宽可以设置128这样效率最高。
3:AXI Interconnect设置设置FIFO可以增加数据的吞吐能力
4:修改system_wrapper.v将自动产生的system_wrapper.v复制到本方案工程路径soc_prj/uisrc/01_rtl/system_wrapper.v并对其修改，修改好的代码如下： `timescale 1 ps / 1 ps
module system_wrapper
(
inout wire [14:0]DDR_addr,
inout wire [2:0]DDR_ba,
inout wire DDR_cas_n,
inout wire DDR_ck_n,
inout wire DDR_ck_p,
inout wire DDR_cke,
inout wire DDR_cs_n,
inout wire [3:0]DDR_dm,
inout wire [31:0]DDR_dq,
inout wire [3:0]DDR_dqs_n,
inout wire [3:0]DDR_dqs_p,
inout wire DDR_odt,
inout wire DDR_ras_n,
inout wire DDR_reset_n,
inout wire DDR_we_n,
inout wire FIXED_IO_ddr_vrn,
inout wire FIXED_IO_ddr_vrp,
inout wire [53:0]FIXED_IO_mio,
inout wire FIXED_IO_ps_clk,
inout wire FIXED_IO_ps_porb,
inout wire FIXED_IO_ps_srstb,
//******************************
output wire card_power_en,
output wire [13:0] ad9767_DB_A,
output wire ad9767_WRT_A,
output wire ad9767_clk_A,
output wire [13:0] ad9767_DB_B,
output wire ad9767_WRT_B,
output wire ad9767_clk_B
);
assign card_power_en = 1'b1;
wire pl_clk;
wire user_rstn;
wire user_start;
wire ud_rde_0;
wire ud_rempty_0;
wire [31:0]ud_rdata_0;
assign ud_rde_0 = (ud_rempty_0==1'b0)&user_start; //读使能信号
assign ad9767_WRT_A = pl_clk;
assign ad9767_clk_A = pl_clk;
assign ad9767_WRT_B = pl_clk;
assign ad9767_clk_B = pl_clk;
assign ad9767_DB_A = ud_rdata_0[13:0];
assign ad9767_DB_B = ud_rdata_0[29:16];
ila_0 ila0_dg
(
.clk(pl_clk),
.probe0({ad9767_DB_A,ad9767_DB_B,ud_rempty_0,user_start})
);
system system_i
(
.DDR_addr(DDR_addr),
.DDR_ba(DDR_ba),
.DDR_cas_n(DDR_cas_n),
.DDR_ck_n(DDR_ck_n),
.DDR_ck_p(DDR_ck_p),
.DDR_cke(DDR_cke),
.DDR_cs_n(DDR_cs_n),
.DDR_dm(DDR_dm),
.DDR_dq(DDR_dq),
.DDR_dqs_n(DDR_dqs_n),
.DDR_dqs_p(DDR_dqs_p),
.DDR_odt(DDR_odt),
.DDR_ras_n(DDR_ras_n),
.DDR_reset_n(DDR_reset_n),
.DDR_we_n(DDR_we_n),
.FIXED_IO_ddr_vrn(FIXED_IO_ddr_vrn),
.FIXED_IO_ddr_vrp(FIXED_IO_ddr_vrp),
.FIXED_IO_mio(FIXED_IO_mio),
.FIXED_IO_ps_clk(FIXED_IO_ps_clk),
.FIXED_IO_ps_porb(FIXED_IO_ps_porb),
.FIXED_IO_ps_srstb(FIXED_IO_ps_srstb),
.pl_clk(pl_clk),
.ud_rdata_0(ud_rdata_0),
.ud_rempty_0(ud_rempty_0),
.ud_rde_0(ud_rde_0),
.user_rstn(user_rstn),
.user_start(user_start)
);
endmodul
|
4.2设置地址分配
4.3添加PIN约束1：选中PROJECT MANAGERà Add SourcesàAdd or create constraints，添加XDC约束文件。
2：打开提供例程，复制约束文件中的管脚约束到XDC文件，或者查看原理图，自行添加管脚约束，并保存。 以下是添加配套工程路径下已经提供的pin脚文件。配套工程的pin脚约束文件在uisrc/04_pin路径 4.4编译并导出平台文件1:单击Block文件à右键àGenerate the Output ProductsàGlobalàGenerate。 2:单击Block文件à右键à Create a HDL wrapper(生成HDL顶层文件)àLet vivado manager wrapper and auto-update(自动更新)。 3:生成Bit文件。 4:导出到硬件: FileàExport HardwareàInclude bitstream 5:导出完成后，对应工程路径的soc_hw路径下有硬件平台文件：system_wrapper.xsa的文件。根据硬件平台文件system_wrapper.xsa来创建需要Platform平台。
5搭建Vitis-sdk工程创建soc_base sdk platform和APP工程的过程不再重复，如果不清楚请参考本章节第一个demo。 5.1创建SDK Platform工程
5.2创建DAQ9767_fdma_lwip工程
6SDK程序分析
#include <stdio.h>
#include "math.h"
#include <ctype.h>
#include <stdlib.h>
#include "xil_types.h"
#include "xil_cache.h"
#include "xparameters.h"
#include "sleep.h"
#include "xgpio.h"
//定义数据结构体用于保存DAC数据
typedef struct dac_data_s
{
u16 dac_a;
u16 dac_b;
}dac_data_s;
#define BUF_BASE_SIZE 0x08000000
#define BUF_RANG_SIZE 0x100000
#define BUF1_ADDR
BUF_BASE_SIZE + BUF_RANG_SIZE*0;
#define BUF2_ADDR
BUF_BASE_SIZE + BUF_RANG_SIZE*1;
#define BUF3_ADDR
BUF_BASE_SIZE + BUF_RANG_SIZE*2;
dac_data_s *UIFDMA_DBUF[65536] __attribute__ ((__aligned__(32)));
XGpio gpio_user_rstn;
XGpio gpio_user_start;
XGpio uifdma_dbuf_ctr;
//初始化GPIO
void gpio_init(void)
{
XGpio_Initialize(&gpio_user_rstn, XPAR_GPIO_USER_RSTN_DEVICE_ID);
XGpio_SetDataDirection(&gpio_user_rstn, 1, 0x0);
XGpio_DiscreteWrite(&gpio_user_rstn,1,0x0);//set gpio reset=0 reset user logic
XGpio_Initialize(&gpio_user_start, XPAR_GPIO_USER_START_DEVICE_ID);
XGpio_SetDataDirection(&gpio_user_start, 1, 0x0);//set gpio user_start=0 stop transmission
XGpio_Initialize(&uifdma_dbuf_ctr, XPAR_UIFDMA_DBUF_CTR_DEVICE_ID);
XGpio_SetDataDirection(&uifdma_dbuf_ctr, 1, 0x0);
XGpio_DiscreteWrite(&uifdma_dbuf_ctr, 1, 0x0);
XGpio_DiscreteWrite(&gpio_user_rstn,1,0x1);//set gpio reset=1 reset done
}
int main(void)
{
u32 i,y,rd_buf;
gpio_init();
//初始化指针的地址
UIFDMA_DBUF[0] = (void*)BUF1_ADDR;
UIFDMA_DBUF[1] = (void*)BUF2_ADDR;
UIFDMA_DBUF[2] = (void*)BUF3_ADDR;
//初始化内存
memset((u8*)UIFDMA_DBUF[0], 0, 65536*4);//Initialize frame buffers
memset((u8*)UIFDMA_DBUF[1], 0, 65536*4);//Initialize frame buffers
memset((u8*)UIFDMA_DBUF[2], 0, 65536*4);//Initialize frame buffers
//初始化内存中波形
for(y=0;y<4;y++)//每个缓存区绘制3段波形
{
for(i=0; i<16384 ; i++)//每个缓冲区绘制波形点数为16384个
{
//第一个缓存绘制锯齿波
UIFDMA_DBUF[0][i+y*16384].dac_a = i;
UIFDMA_DBUF[0][i+y*16384].dac_b = i;
//第二个缓存绘制三角波
if(y&1)
{
UIFDMA_DBUF[1][i+y*16384].dac_a = i;
UIFDMA_DBUF[1][i+y*16384].dac_b = i;
}
else
{
UIFDMA_DBUF[1][i+y*16384].dac_a = 16383 - i;
UIFDMA_DBUF[1][i+y*16384].dac_b = 16383 - i;
}
//第三个缓存绘制方波
if(i<8192)
{
UIFDMA_DBUF[2][i+y*16384].dac_a = 16383;
UIFDMA_DBUF[2][i+y*16384].dac_b = 16383;
}
else
{
UIFDMA_DBUF[2][i+y*16384].dac_a = 0;
UIFDMA_DBUF[2][i+y*16384].dac_b = 0;
}
}
}
//确保Cache中的数据都能刷入到DDR中
Xil_DCacheFlushRange((INTPTR)UIFDMA_DBUF[0], 65536*4);
Xil_DCacheFlushRange((INTPTR)UIFDMA_DBUF[1], 65536*4);
Xil_DCacheFlushRange((INTPTR)UIFDMA_DBUF[2], 65536*4);
//启动uifdma_dbuf数据读
XGpio_DiscreteWrite(&gpio_user_start, 1, 0x1);//set gpio user_start=0 stop transmission
while(1)
{
//通过控制GPIO切换帧缓存，循环切换0-1-2每间隔2S
XGpio_DiscreteWrite(&uifdma_dbuf_ctr, 1, rd_buf%3);
rd_buf++;
sleep(2);
}
return XST_SUCCESS;
}
|
7SDK程序分析
7.1硬件准备
7.2实验结果
1:通过在线逻辑分析仪看结果
2:通过示波器看结果
|
提升卡
置顶卡
沉默卡
喧嚣卡
变色卡
千斤顶
照妖镜
