请选择 进入手机版 | 继续访问电脑版
[X]关闭

[米联客-XILINX-H3_CZ08_7100] FPGA_PCIE通信(linux)连载-10PCIE 摄像头图像采集卡

文档创建者:FPGA课程
浏览次数:203
最后更新:2024-09-20
文档课程分类-AMD-ZYNQ
AMD-ZYNQ: ZYNQ-FPGA部分 » 2_FPGA实验篇(仅旗舰) » 7-FPGA PCIE通信(Linux)
本帖最后由 FPGA课程 于 2024-9-20 13:03 编辑

​ 软件版本:VIVADO2021.1
操作系统:WIN10 64bit
硬件平台:适用 XILINX A7/K7/Z7/ZU/KU 系列 FPGA
实验平台:米联客-MLK-H3-CZ08-7100开发板
板卡获取平台:https://milianke.tmall.com/
登录“米联客”FPGA社区 http://www.uisrc.com 视频课程、答疑解惑!



1概述
本方案使用自定义AXI4 IP FDMA 实现摄像头图像采集和播放,本方案学习内容和“PCIE图像采集卡HDMI输入”基本一致。
本方案演示以OV5640(1.8V版本可以适用于ZU/KU。需注意最新的MZ7100FC的FEP BANK IO电压通过跳线帽可以选择1.8V/2.5V/3.3V,ZU/KU外扩IO默认是1.8V所以当设置不同电压的时候需要注意扩展卡的IO电平是否一致,以免搞坏开发板。)视频采集后在PC上位机显示的功能。I2C的寄存器配置采用FPGA配置,已经封装成源码,方便大家使用。本方案的图片采集用到了XDMA的中断。
本方案最后一共了一个双目采集的FPGA工程,以实现PCIE接口的双目视频采集方案,上位机无需修改。
2系统构架
本系统采用摄像头输入采用OV5640,I2C的寄存器配置采用Milianke uiSensorRGB565 IP配置。通过Milianke uifdma_dbuf将数据写入DDR。PCIE上位机使用XDMA IP通过AXI Interconnect IP读取存放在DDR中的摄像头数据。
a72a2483444f4dbc9ea0e5ff79b1de45.jpg

3FPGA工程
62ca02b462624ad1a71320b0f8dd583f.jpg
为了让AXI4总线效率最高,推荐进行如下设置
ebfa9061c0d24310ba53a981ca592967.jpg
d4bd9813b6d0492eaaede68d963a1719.jpg
为了让FDMA输出1280*720的视频,还需要在模块调用中,设置缓存数量、视频视频分辨率等
34e21ab0bfbe447c96b2af454fc8b0b6.jpg
uifdma_dbuf每完成一帧图像传输后会发出中断信号,为了让uixdmairq可以正确获取到中断请求,需要对中断做一些变换。
cda8667e45424ef393303c95457fa278.jpg
4上位机程序设计
设置分辨率为1280*720,需要注意的是5640输出帧率很低,是全帧率输出,大概为15FPS。

5硬件安装
注意先下载程序,然后再开电脑。这样才能正确识别和后续测试工作正常开展。对于部分没有摄像头输入的开发板需要使用扩展输入卡完成此实验。
29b9861262d049fca6a461bf60a69a59.jpg
6测试结果OV5640
dc9bfff2d04340f48674b87c74bf7bd0.jpg
7CEPx3子卡采集程序测试
757b16d1929c408d956f975ecb92e437.jpg
51662e07e6844b0780609cfdff6593f1.jpg




您需要登录后才可以回帖 登录 | 立即注册

本版积分规则