请选择 进入手机版 | 继续访问电脑版
[X]关闭

[米联客-XILINX-H3_CZ08_7100] FPGA_PCIE通信(win)连载-10PCIE 摄像头图像采集卡

文档创建者:FPGA课程
浏览次数:204
最后更新:2024-09-13
文档课程分类-AMD-ZYNQ
AMD-ZYNQ: ZYNQ-FPGA部分 » 2_FPGA实验篇(仅旗舰) » 6-FPGA PCIE通信(Win)
​ 软件版本:VIVADO2021.1
操作系统:WIN10 64bit
硬件平台:适用 XILINX A7/K7/Z7/ZU/KU 系列 FPGA
实验平台:米联客-MLK-H3-CZ08-7100开发板
板卡获取平台:https://milianke.tmall.com/
登录“米联客”FPGA社区 http://www.uisrc.com 视频课程、答疑解惑!



1概述
本方案使用自定义AXI4 IP FDMA 实现摄像头图像采集和播放,本方案学习内容和 “PCIE图像采集卡HDMI输入”基本一致。
本方案演示以OV5640(1.8V版本可以适用于ZU/KU。需注意最新的MZ7035FC的FEP BANK IO电压通过跳线帽可以选择1.8V/2.5V/3.3V,ZU/KU外扩IO默认是1.8V所以当设置不同电压的时候需要注意扩展卡的IO电平是否一致,以免搞坏开发板。)视频采集后在PC上位机显示的功能。I2C的寄存器配置采用FPGA配置,已经封装成源码,方便大家使用。本方案的图片采集用到了XDMA的中断。
本方案最后一共了一个双目采集的FPGA工程,以实现PCIE接口的双目视频采集方案,上位机无需修改。
2系统构架
本系统采用摄像头输入采用OV5640,I2C的寄存器配置采用Milianke uiSensorRGB565 IP配置。通过Milianke uifdma_dbuf将数据写入DDR。PCIE上位机使用XDMA IP通过AXI Interconnect IP读取存放在DDR中的摄像头数据。
2fd1d03256b04c3790e8c1cb4b675318.jpg
3FPGA工程
5d721d8bcfb44984b2923df732250891.jpg
0e875dac8504454ab827c8a3041a2a7d.jpg
为了让AXI4总线效率最高,推荐进行如下设置
cb214cefba8e491a970876906eb2fb0b.jpg
007fbcc2d29445df94829c709b9b45bd.jpg
为了让FDMA输出1280*720的视频,还需要在模块调用中,设置缓存数量、视频视频分辨率等
8afb5b6d4e6b4df19571c1f8179ac144.jpg
uifdma_dbuf每完成一帧图像传输后会发出中断信号,为了让uixdmairq可以正确获取到中断请求,需要对中断做一些变换。
d1a9f58e144244c9adbb8574973eac1d.jpg
4上位机程序设计
设置分辨率为1280*720,需要注意的是5640输出帧率很低,是全帧率输出,大概为15FPS。
5a274d33cccf40cb93bed28b38026351.jpg
5硬件安装
注意先下载程序,调试阶段下载bit文件,然后再开电脑。这样才能正确识别和后续测试工作正常开展。对于部分没有摄像头输入的开发板需要使用扩展输入卡完成此实验。
c26b84fb91f94a50b88580dc4d3ca34d.jpg
6测试结果OV5640
拍了文件柜,摄像头白天对紫光有点敏感
90c70edc7d3a48e386c2483a87dd2868.jpg
7双目采集程序测试
356111dce24549259734c2f3c95c35e1.jpg
cd483850df6e4aafa58085fb427fe8bb.jpg



您需要登录后才可以回帖 登录 | 立即注册

本版积分规则