请选择 进入手机版 | 继续访问电脑版
[X]关闭

[米联客-XILINX-H3_CZ08_7100] FPGA_PCIE通信(win)连载-09PCIE 图像采集卡 HDMI输入

文档创建者:FPGA课程
浏览次数:167
最后更新:2024-09-13
文档课程分类-AMD-ZYNQ
AMD-ZYNQ: ZYNQ-FPGA部分 » 2_FPGA实验篇(仅旗舰) » 6-FPGA PCIE通信(Win)
​ 软件版本:VIVADO2021.1
操作系统:WIN10 64bit
硬件平台:适用 XILINX A7/K7/Z7/ZU/KU 系列 FPGA
实验平台:米联客-MLK-H3-CZ08-7100开发板
板卡获取平台:https://milianke.tmall.com/
登录“米联客”FPGA社区 http://www.uisrc.com 视频课程、答疑解惑!
目录



1概述
本方案使用自定义AXI4IPFDMA实现视频的采集和播放,关于FDMA的详细教程可以参考“米联客2022版FPGA数据缓存方案(PL-AXI-FDMA)”部分教程内容。
本方案实现了开发板HDMI视频采集后在PC上位机显示的功能。HDMI输入方案采用ADV7611,I2C的寄存器配置采用FPGA配置,已经封装成源码,方便大家使用。本方案的图片采集用到了XDMA的中断。
2系统构架
本系统HDMI输入方案采用ADV7611,I2C的寄存器配置采用Miliankeuicfg7611IP配置。通过Miliankeuifdma_dbuf将数据写入DDR。PCIE上位机使用XDMAIP通过AXIInterconnectIP读取存放在DDR中的视频数据。
af41dbdeda484b71a83d7f785a3123a9.jpg
3FPGA工程
4c4bd4fffdf740c99f992591bea86317.jpg
ddb1bf4941c04e3e93b515ec998bd842.jpg
为了让AXI4总线效率最高,推荐进行如下设置
f4e72a8df3fb4a3c930e61602e9f4f8f.jpg
d1c171363a4c4667ab5321d2e64175d1.jpg
为了输出1920*1080的视频,还需要在模块调用中,设置缓存数量、视频视频分辨率等
ff07ad238eb84616a308d405bd00a75c.jpg
uifdma_dbuf每完成一帧图像传输后会发出中断信号,为了让uixdmairq可以正确获取到中断请求,需要对中断做一些变换。
  1. always @(posedge ui_clk)begin
  2. if(rstn_r3 == 1 'b0)begin
  3. xdma_irq_req <= 8 'd0;
  4. end
  5. else if((fdma_wirq_r == 1 'b0 & fdma_wirq == 1 'b1))begin
  6. xdma_irq_req <= 0;
  7. xdma_irq_req[rbuf_sync_o[7:0]] <= 1 'b1;
  8. end
  9. end
复制代码

4上位机程序设计
设置分辨率为1920*1080,视频输入是60FPS,上位机中断也是60FPS但是QT的显示效率较低,以60FPS的中断去显示,会卡死,所以上位机只处理一半的中断,图像输出30FPS。

83c34f55abd34be2b89f1727389da66a.jpg
5硬件安装
注意先下载程序,调试阶段下载bit文件,然后再开电脑。这样才能正确识别和后续测试工作正常开展。对于部分没有HDMI输入的开发板需要使用HDMI输入卡完成此实验。
bae0220ecb3049ce9e95034bd3d4cd09.jpg
6实验结果
开发板的HDMI输入接口插入HDMI视频源(一般为显卡输出),右边屏幕为QT上位机显示采集的HDMI输入图像。
cfce9b844e4440c4a6e70dc8b1b91914.jpg



您需要登录后才可以回帖 登录 | 立即注册

本版积分规则