设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › Verilog ›
微信扫一扫 分享朋友圈

已有 11149 人浏览分享

开启左侧

vivado HLS中DCT算法中DESCALE的作用

[复制链接]
11149 0
黑暗鼠标  新手上路  发表于 2020-8-21 20:00:37 | 显示全部楼层
在ug871的北京快3Chapter 6: Design Analysis示例中使用了DCT变换，其中使用了DESCALE宏对幸运飞艇DCT变换数据进行处理，DESCALE宏的定义为   

举报 使用道具

回复 支持 反对
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

amfengchong

0

关注

0

粉丝

1

主题
精彩推荐
针对VITIS无法支持的以太网芯片的LWIP库修改方法以（YT8531DH为例）
针对VITIS无法支持的以太网芯片的LWIP库修
Windows端安路TD&FD软件安装教程
Windows端安路TD&FD软件安装教程
Matlab安装教程
Matlab安装教程
PyCharm安装教程
PyCharm安装教程
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版