HDMI-IP项目-主讲TMDS三通道数据拆分-连载十一

UT发布 · 发表于昨天 16:27

1概述

经过前期对HDMI传输原理的系统性解析及HDMI_TX输出端IP核的实现，本课程正式进入系统功能扩展阶段。

基于已构建的HDMI图像输入输出IP架构，本节将重点集成音频解析模块，通过分离复合数据流中的音频信号实现音视频同步处理。该功能扩展完整遵循HDMI多媒体传输协议，为构建全功能音视频传输系统奠定技术基础，后续将围绕系统级联调试与功能验证展开深入探讨。

2数据拆分

在完成基于auto_delay_ctl.v IP核的通道数据对齐后，需依据视频前导码（Video Preamble）、数据岛前导码（Island Preamble）及其对应保护带（Guard Band）特征，从并行数据流中分离出island_data和video_data。

本设计采用通道2作为主时序基准，通过解析其前导码与保护带边界实现数据分类，通道0和通道1作为从属通道仅需保持与主通道的时序同步，通过延迟补偿确保跨通道数据相位一致性。该架构在降低多通道协同复杂度同时，保证了数据拆分的精确性和系统稳定性。

2.1 island_data_decode_master.v模块代码

该模块作为HDMI数据岛周期解码核心，基于四级流水线结构实现输入数据对齐，并采用含空闲、前导码检测、保护带识别及有效数据周期等七状态有限状态机，精准划分视频与数据岛传输阶段。依据HDMI 1.4a协议规范，通过TERC4解码将10位控制字符映射为4位数据岛信息，同步分离视频原始数据流。

输出端通过O_island_data_valid与O_video_data_valid双效验标志实现数据类型精确区分，结合保护带检测逻辑识别特定字符序列，确保接收端时序同步精度及数据传输可靠性。

`timescale 1ns / 1ps

//////////////////////////////////////////////////////////////////////////////////
// 模块名称：island_data_decode_master
// 功能描述：HDMI数据岛周期解码模块
// 主要功能：
//   1. 检测并解码HDMI数据岛周期中的TERC4编码数据
//   2. 分离视频数据流和数据岛控制数据流
//   3. 实现HDMI 1.4a协议第5章规定的数据周期转换
// 设计要点：
//   - 四级流水线结构处理时序对齐
//   - 有限状态机实现协议状态转换
//   - 通道参数化设计支持多通道配置
//////////////////////////////////////////////////////////////////////////////////
module island_data_decode_master  (
    input  wire         I_pixel_clk,         // 像素时钟
    input  wire         I_reset_n,           // 异步复位，低有效
    input  wire [9:0]   I_hdmi_data_code,    // HDMI 10位编码数据输入
    input  wire         I_island_data_vaild, // 数据岛有效标志，高有效 
    input  wire         I_video_data_vaild,  // 视频数据有效标志，高有效  
    output reg  [3:0]   O_island_data,       // 解码后的4位数据岛数据
    output reg          O_island_data_vaild, // 数据岛有效标志，高有效
    output reg [9:0]    O_video_data,        // 视频数据输出
    output reg          O_video_data_vaild,  // 视频数据有效标志，高有效
    output reg          O_island_guardband    // 数据岛保护标志，高有效   
);

// ====================== 状态机参数定义 ======================
// 依据HDMI 1.4a规范第5.2.3节设计状态转换

parameter [2:0] ST_IDLE                 = 3'd0;  // 空闲状态，等待前导码
parameter [2:0] ST_PREAMBLE_CHARGE      = 3'd1;  // 前导码检测
parameter [2:0] ST_ISLAND_PREAMBLE      = 3'd2;  // 数据岛前导码检测
parameter [2:0] ST_DATA_ISLAND_LEAD_GB  = 3'd3;  // 数据岛前导保护带检测
parameter [2:0] ST_DATA_ISLAND_ACTIVE   = 3'd4;  // 数据岛有效数据周期
parameter [2:0] ST_VIDEO_LEAD_GB        = 3'd5;  // 视频数据前导保护带检测
parameter [2:0] ST_VIDEO_ACTIVE         = 3'd6;  // 视频数据有效周期

// ====================== HDMI协议常量定义 ======================
// 根据HDMI 1.4a规范表5-5定义各通道控制字符
localparam [9:0] VIDEO_PREAMBLE         = 10'b0010101011;  // 通道2视频前导码
localparam [9:0] DATA_ISLAND_PREAMBLE   = 10'b1101010100;  // 通道2数据岛前导码
localparam [9:0] VIDEO_GUARD_BAND       = 10'b0011001101;  // 通道2视频保护带
localparam [9:0] DATA_ISLAND_GUARD_BAND = 10'b1100110010;  // 通道2数据岛保护带
localparam [9:0] CONTOL_DATA            = 10'b0010101011;  // 控制信号00
// ====================== 寄存器声明 ======================
reg [9:0] r_input_pipeline_0d;    // 3级输入流水线寄存器
reg [9:0] r_input_pipeline_1d;    // 3级输入流水线寄存器
reg [9:0] r_input_pipeline_2d;    // 3级输入流水线寄存器
reg [9:0] r_video_data;
reg [5:0] r_preamble_counter;        // 前导码连续检测计数器（0-7）
reg [1:0] r_guardband_counter;       // 保护带检测计数器（0-2）
reg [2:0] r_current_state;           // 当前状态寄存器
reg [2:0] r_next_state;

// ====================== 输入流水线处理 ======================
// 四级流水线用于时序对齐，补偿状态机检测延迟
always @(posedge I_pixel_clk) begin
    r_input_pipeline_0d <= I_hdmi_data_code;  // 第一级：原始输入
    r_input_pipeline_1d <= r_input_pipeline_0d;
    r_input_pipeline_2d <= r_input_pipeline_1d;
    end

always @(posedge I_pixel_clk or negedge I_reset_n) begin
    if (!I_reset_n)   // 异步复位初始化
        r_preamble_counter <= 6'd0;
    else if (((r_input_pipeline_1d == VIDEO_PREAMBLE) | (r_input_pipeline_1d == DATA_ISLAND_PREAMBLE)) & (r_input_pipeline_1d == r_input_pipeline_2d)) 
        r_preamble_counter <= r_preamble_counter + 6'd1;   
    else  
        r_preamble_counter <= 6'd0;  
    end

always @(posedge I_pixel_clk or negedge I_reset_n) begin
    if (!I_reset_n)   // 异步复位初始化
        r_guardband_counter <= 2'd0;
    else if (((r_input_pipeline_1d == DATA_ISLAND_GUARD_BAND) | (r_input_pipeline_1d == VIDEO_GUARD_BAND)) & (r_input_pipeline_1d == r_input_pipeline_2d)) 
        r_guardband_counter <= r_guardband_counter + 2'd1;
    else  
        r_guardband_counter <= 2'd0;  
    end

// ====================== 主状态机控制器 ======================
// 状态寄存器（时序逻辑）  
always @(posedge I_pixel_clk or negedge I_reset_n) begin  
    if (!I_reset_n) begin  
        r_current_state <= ST_IDLE;  // 异步复位到空闲状态  
    end else begin  
        r_current_state <= r_next_state;  // 状态更新  
    end  
end 

always @(*) begin
    case (r_current_state)
        // 状态1：空闲状态，等待有效前导码
        ST_IDLE: begin
            if (r_input_pipeline_1d == VIDEO_PREAMBLE || r_input_pipeline_1d == DATA_ISLAND_PREAMBLE) 
                r_next_state = ST_PREAMBLE_CHARGE;
            else    
                r_next_state = ST_IDLE;
        end
        
        ST_PREAMBLE_CHARGE: begin
            if (r_input_pipeline_1d == VIDEO_PREAMBLE || r_input_pipeline_1d == DATA_ISLAND_PREAMBLE) //持续检测视频前导码
                r_next_state = ST_PREAMBLE_CHARGE;
            else if (r_preamble_counter >= 6'd7 && r_input_pipeline_1d == VIDEO_GUARD_BAND)  // 连续视频前导码后面检测到视频保护带符合条件
                r_next_state =  ST_VIDEO_LEAD_GB ; 
            else if (r_preamble_counter >= 6'd7 && r_input_pipeline_1d == DATA_ISLAND_GUARD_BAND)  // // 连续数据岛前导码后面检测到数据岛保护带符合条件
                r_next_state =  ST_DATA_ISLAND_LEAD_GB ; 
            else 
                r_next_state = ST_IDLE;
        end

        ST_DATA_ISLAND_LEAD_GB: begin
            if (r_input_pipeline_1d == DATA_ISLAND_GUARD_BAND) 
                r_next_state = ST_DATA_ISLAND_ACTIVE ;
            else   // 保护带错误返回空闲
                r_next_state = ST_IDLE;
        end
        
        // 状态4：数据岛有效数据周期
        ST_DATA_ISLAND_ACTIVE: begin
            if (r_input_pipeline_0d == DATA_ISLAND_GUARD_BAND && I_hdmi_data_code == DATA_ISLAND_GUARD_BAND)   // 检测后导保护带
                r_next_state =  ST_IDLE ;
            else 
                r_next_state = ST_DATA_ISLAND_ACTIVE;
        end
        
        // 状态5：视频数据前导保护带检测
        ST_VIDEO_LEAD_GB: begin
            if (r_input_pipeline_1d == VIDEO_GUARD_BAND) 
                r_next_state =  ST_VIDEO_ACTIVE ;
            else 
                r_next_state = ST_IDLE;
        end
        
        // 状态6：视频数据有效周期
        ST_VIDEO_ACTIVE: begin
            if ((r_input_pipeline_0d == DATA_ISLAND_PREAMBLE ) || (r_input_pipeline_0d == CONTOL_DATA))   // 检测到新前导码切换
                r_next_state = ST_IDLE;
            else 
                r_next_state = ST_VIDEO_ACTIVE;
        end
        
        default: r_next_state = ST_IDLE;  // 默认返回空闲状态
    endcase
end

// ====================== TERC4解码模块 ======================
always @(*) begin
    if (I_island_data_vaild) begin
        case (r_input_pipeline_2d)  // 使用流水线第3级数据进行解码
            // TERC4编码映射表
            10'b0011100101 : O_island_data = 4'b0000;  // 数据0
            10'b1100011001 : O_island_data = 4'b0001;  // 数据1
            10'b0010011101 : O_island_data = 4'b0010;  // 数据2
            10'b0100011101 : O_island_data = 4'b0011;  // 数据3
            10'b1000111010 : O_island_data = 4'b0100;  // 数据4
            10'b0111100010 : O_island_data = 4'b0101;  // 数据5
            10'b0111000110 : O_island_data = 4'b0110;  // 数据6
            10'b0011110010 : O_island_data = 4'b0111;  // 数据7
            10'b0011001101 : O_island_data = 4'b1000;  // 数据8
            10'b1001110010 : O_island_data = 4'b1001;  // 数据9
            10'b0011100110 : O_island_data = 4'b1010;  // 数据A
            10'b0110001101 : O_island_data = 4'b1011;  // 数据B
            10'b0111000101 : O_island_data = 4'b1100;  // 数据C
            10'b1000111001 : O_island_data = 4'b1101;  // 数据D
            10'b1100011010 : O_island_data = 4'b1110;  // 数据E
            10'b1100001101 : O_island_data = 4'b1111;  // 数据F
            default: O_island_data = 4'b0000;         // 无效编码默认处理
        endcase
    end else begin
        O_island_data = 4'h0;        // 非数据岛周期输出清零
    end
 end

always @(posedge I_pixel_clk or negedge I_reset_n) begin
    if (!I_reset_n) 
        O_island_data_vaild <= 1'b0;  // 有效标志清零
    else if (r_current_state == ST_DATA_ISLAND_ACTIVE) 
        O_island_data_vaild <= 1'b1;  // 数据有效标志置位
    else if (r_current_state != ST_DATA_ISLAND_ACTIVE) 
        O_island_data_vaild <= 1'b0;  // 数据有效标志置位置零
    else    
        O_island_data_vaild <= O_island_data_vaild;  // 信号保持
    end

// ====================== 视频数据处理模块 ======================
always @(posedge I_pixel_clk or negedge I_reset_n) begin
    if (!I_reset_n) 
        O_video_data_vaild <= 1'b0;  // 有效标志清零
    else if (r_current_state == ST_VIDEO_ACTIVE) 
        O_video_data_vaild <= 1'b1;  // 数据有效标志置位
    else if (r_current_state != ST_VIDEO_ACTIVE) 
        O_video_data_vaild <= 1'b0;  // 数据有效标志置位置零
    else    
        O_video_data_vaild <= O_video_data_vaild;  // 信号保持
    end

always @(posedge I_pixel_clk or negedge I_reset_n) begin
    if (!I_reset_n) 
        O_video_data <= 10'h000;  // 有效标志清零
    else  if(r_current_state == ST_VIDEO_ACTIVE) 
        O_video_data <= r_input_pipeline_1d;  // 数据有效标志置位
    else 
        O_video_data <= 10'h000;
    end

always @(posedge I_pixel_clk or negedge I_reset_n) begin
    if (!I_reset_n) 
        O_island_guardband <= 1'b0;  // 有效标志清零
    else if ((r_current_state == ST_PREAMBLE_CHARGE) && (r_input_pipeline_1d == VIDEO_GUARD_BAND)) 
        O_island_guardband <= 1'b1;  // 数据有效标志置位
    else if ((r_current_state == ST_PREAMBLE_CHARGE) && (r_input_pipeline_1d == DATA_ISLAND_GUARD_BAND)) 
        O_island_guardband <= 1'b1;  // 数据有效标志置位
    else if ((r_current_state == ST_IDLE) && (r_input_pipeline_1d == DATA_ISLAND_GUARD_BAND))
        O_island_guardband <= 1'b1;  // 数据有效标志置位
    else if (r_guardband_counter == 2'd1) 
        O_island_guardband <= 1'b0;  // 数据有效标志置位置零
    else    
        O_island_guardband <= O_island_guardband;  // 信号保持
    end

endmodule
复制代码

2.2 island_data_decode_slave.v模块代码

该模块作为HDMI数据岛解码从属单元，基于三级流水线结构实现数据时序对齐。在数据岛有效周期（I_island_data_vaild）内，采用TERC4解码算法，依据HDMI 1.4a协议将10位TMDS编码实时解析为4位数据岛信息；视频有效周期（I_video_data_vaild）则通过O_video_data通道直通原始10位像素数据。非有效周期自动透传控制字符（前导码/保护带）至O_control_data通道，实现视频流、数据岛包及控制信号的三通道并行输出，可高效集成于多通道HDMI接收系统的解码子系统。

`timescale 1ns / 1ps

//////////////////////////////////////////////////////////////////////////////////
// 模块名称：island_data_decode_slave
// 功能描述：HDMI数据岛周期解码模块
// 主要功能：
//   1. 检测并解码HDMI数据岛周期中的TERC4编码数据
//   2. 分离视频数据流和数据岛控制数据流
//   3. 实现HDMI 1.4a协议第5章规定的数据周期转换
//////////////////////////////////////////////////////////////////////////////////
module island_data_decode_slave  (
    input  wire         I_pixel_clk,         // 像素时钟
    input  wire         I_reset_n,           // 异步复位，低有效
    input  wire [9:0]   I_hdmi_data_code,    // HDMI 10位编码数据输入
    input  wire         I_island_data_vaild, // 数据岛有效标志，高有效 
    input  wire         I_video_data_vaild,  // 视频数据有效标志，高有效  
    output reg  [3:0]   O_island_data,       // 解码后的4位数据岛数据
    output wire [9:0]   O_video_data,        // 视频数据输出
    output wire [9:0]   O_control_data       // 控制数据输出，包含前导码数据、保护带数据、空白数据 
);

// ====================== 寄存器声明 ======================
reg [9:0] r_input_pipeline_0d;    // 3级输入流水线寄存器
reg [9:0] r_input_pipeline_1d;    // 3级输入流水线寄存器
reg [9:0] r_input_pipeline_2d;    // 3级输入流水线寄存器
// ====================== 输入流水线处理 ======================
// 四级流水线用于时序对齐，补偿状态机检测延迟
always @(posedge I_pixel_clk) begin
    r_input_pipeline_0d <= I_hdmi_data_code;  // 第一级：原始输入
    r_input_pipeline_1d <= r_input_pipeline_0d;
    r_input_pipeline_2d <= r_input_pipeline_1d;
    end
// ====================== TERC4解码模块 ======================
always @(*) begin
    if (I_island_data_vaild) begin
        case (r_input_pipeline_2d)  // 使用流水线第3级数据进行解码
            // TERC4编码映射表
            10'b0011100101 : O_island_data = 4'b0000;  // 数据0
            10'b1100011001 : O_island_data = 4'b0001;  // 数据1
            10'b0010011101 : O_island_data = 4'b0010;  // 数据2
            10'b0100011101 : O_island_data = 4'b0011;  // 数据3
            10'b1000111010 : O_island_data = 4'b0100;  // 数据4
            10'b0111100010 : O_island_data = 4'b0101;  // 数据5
            10'b0111000110 : O_island_data = 4'b0110;  // 数据6
            10'b0011110010 : O_island_data = 4'b0111;  // 数据7
            10'b0011001101 : O_island_data = 4'b1000;  // 数据8
            10'b1001110010 : O_island_data = 4'b1001;  // 数据9
            10'b0011100110 : O_island_data = 4'b1010;  // 数据A
            10'b0110001101 : O_island_data = 4'b1011;  // 数据B
            10'b0111000101 : O_island_data = 4'b1100;  // 数据C
            10'b1000111001 : O_island_data = 4'b1101;  // 数据D
            10'b1100011010 : O_island_data = 4'b1110;  // 数据E
            10'b1100001101 : O_island_data = 4'b1111;  // 数据F
            default: O_island_data = 4'b0000;         // 无效编码默认处理
        endcase
    end else begin
        O_island_data = 4'h0;        // 非数据岛周期输出清零
    end
 end

assign O_video_data = I_video_data_vaild ? r_input_pipeline_2d: 10'h000;  // 视频数据输出连接

assign O_control_data = (!I_video_data_vaild && !I_island_data_vaild) ? r_input_pipeline_2d: 10'b0;

endmodule
复制代码