请选择 进入手机版 | 继续访问电脑版
[X]关闭

Verilog

  • 文档数:39
作者 回复/查看 最后发表
预览 LWIP实现以太网数据传输 F._mZH4w 2023-12-2 0580 F._mZH4w 2023-12-2 11:37
预览 综合显示如下warnings Cotana_PYF 2020-4-10 24902 bzyomvtj 2023-8-29 16:19
预览 zynq HLS C代码仿真报错 fightinghui 2020-9-29 34413 bzyomvtj 2023-8-29 16:18
预览 verilog语言的a[-1]表示什么? AndyArthur 2021-4-2 35715 bzyomvtj 2023-8-29 16:17
预览 hls教程中流水灯的代码里提示led_o_vld未定义 gxezpspu 2021-6-22 02795 gxezpspu 2021-6-22 10:09
预览 HLS获取非标准分辨率摄像头黑屏 KevinLin 2021-5-11 45084 uisrc 2021-5-14 08:49
预览 shift_led教程仿真编译错误 attach_img pple 2020-3-5 45359 兰兰的天 2021-4-9 21:44
预览 always中敏感信号疑惑~~· attach_img 诸葛小胖 2016-10-17 97050 兰兰的天 2021-4-9 21:43
预览 使用HLS进行图像处理 xiumudong 2019-8-8 37280 兰兰的天 2021-4-9 21:43
预览 Vivado 库编译 attach_img 小德 2021-3-24 34314 msxbo 2021-4-2 20:52
预览 关于HLS教程中HLS:stream接口的定义问题 非凡510 2020-12-27 04013 非凡510 2020-12-27 21:16
预览 SDI传输 LaughingCheung 2020-4-15 14969 劉玖自动 2020-12-25 09:00
预览 关于加一个使能,但计数时间过长,结果显示要等待,怎么改 天风 2020-4-2 14425 劉玖自动 2020-12-25 08:59
预览 关于7606的浮点数处理,在fpga中的实现方法 KEVINXIAO 2020-2-28 36814 gentlebreeze5 2020-9-10 14:46
预览 aurora的ip core疑惑 橙子味的苏打水 2020-8-5 14351 gentlebreeze5 2020-9-10 14:27
预览 HLS C仿真报错,用的是xilinx官网的列子 attachment 红尘来了5687 2020-9-4 15855 红尘来了5687 2020-9-4 16:27
预览 vivado HLS中DCT算法中DESCALE的作用 amfengchong 2020-2-24 16933 黑暗鼠标 2020-8-21 20:00
预览 HLS图像处理算法进行联合仿真时报错 attach_img L8998 2019-11-16 25970 黑暗鼠标 2020-8-21 19:59
预览 HLS使用常见问题集(1) attach_img mlink_fae 2018-7-15 114804 黑暗鼠标 2020-8-21 19:58
预览 HLS打不开,提示vbs没有权限,错误代码8000046,求助! 蓝色风暴 2020-6-5 24254 Blank 2020-7-21 21:12
预览 HLS使用AXI接口的IP,在SDK中调用没有得到正确数据! attach_img KEVINXIAO 2020-2-24 25869 苏9935 2020-6-18 16:20
预览 vivado里怎样引用 设计好的system.bd中设计好的IP中的端口(引脚)? - [悬赏 1 积分] liuzq 2018-10-14 35320 黑暗鼠标 2020-6-12 14:03
预览 在MA703的HDMI OUT例程中,有个疑 attach_img  ...2 玛瑙_重获新生i 2020-2-7 1410699 小雪 2020-6-4 10:19
预览 有关FPGA处理定点小数运算 碧天光 2020-3-13 27383 小雪 2020-6-4 10:17
预览 hls_hough直线检测 人心和太阳是一 2019-12-26 04362 人心和太阳是一 2019-12-26 10:58
预览 串口问题 - [悬赏 1 积分] 愤怒的小孩 2016-9-1 35188 A1_Vincent 2019-12-6 17:00
预览 教程程序问题:HLS部分 卢新硕 2019-11-12 05087 卢新硕 2019-11-12 21:54
预览 实验CH07_sobel_hdl工程SDK配置问题 haley 2019-11-1 16842 mlink_fae 2019-11-2 11:25
预览 搭建sdsoc平台 qswoyidiandbqdl 2019-9-5 05505 qswoyidiandbqdl 2019-9-5 17:32
预览 HLS第二节流水灯教程求助 xiumudong 2019-8-8 15327 mlink_fae 2019-8-9 10:40
预览 HLS提示未找到对应头文件 attach_img lzxsements 2019-7-13 15656 mlink_fae 2019-7-15 15:27
预览 verilog 可以使用数组定义输入输出端口吗 - [悬赏 1 积分] 狂羁青马 2016-6-24 513448 lailix 2017-8-29 21:32
预览 AXI4总线 SLAVE部分 的 用户段 谁来解释一下呢? - [悬赏 1 积分] uisrc 2016-6-29 16657 車欠 2016-11-7 08:46
预览 求助 :复位信号产生方法二:同步复位 - [已解决] wugz89 2016-10-24 25343 Yeran 2016-11-2 23:02
预览 参考的一个三段式状态机,感觉有问题,大家来看看 - [已解决] attach_img uisrc 2016-6-21 35334 母子平安 2016-7-2 19:46
预览 verilog 语法实战解读以下代码 - [悬赏 1 积分] uisrc 2016-6-26 05158 admin 2016-6-26 11:33
预览 关于用Verilog描述一个系统的问题 - [悬赏 1 积分] 身经百战的长者 2016-6-20 24572 superman 2016-6-20 09:54
预览 不常见的Verilog语法之条件判断中出现xx的含义 uisrc 2016-5-29 26970 admin 2016-5-31 17:42
预览 关于3.3v LVTTL电平和3.3v LVCMOS电平 的疑问 uisrc 2015-5-28 310841 pcb工程师_xy 2016-5-7 11:30