问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

微信扫一扫 分享朋友圈

已有 6582 人浏览分享

开启左侧

fdma ddr3 滤波模块 状态机 读写使能

[复制链接]
6582 0
A1_Vincent  新手上路  发表于 2021-10-18 16:56:43 | 显示全部楼层
“FS_r <= (!rstn_i) ?  1'b1 : FS; 这句话其实就是FS_r 一直等于FS”,你这个理解是有问题的,实际上并不是一直等于,此处使用了非阻塞赋值,只在时钟上升沿时候使FS_r(经过一定时间延迟)锁存为FS。在锁存的时钟上升沿时刻,FS_r的值仍是上一个时钟上升沿锁定的FS值,故{FS_r,FS} == 2'b01表达的意思是FS由上一时刻的0(锁存在FS_r中的值)变为当前的FS 1值,也就是FS出现了一个由低到高的跳变。建议楼主去看看阻塞赋值和非阻塞赋值的区别。
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

0

关注

0

粉丝

2

主题
精彩推荐
热门资讯
网友晒图
图文推荐

  • 微信公众平台

  • 扫描访问手机版