问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

微信扫一扫 分享朋友圈

已有 8165 人浏览分享

开启左侧

千兆以太网IDDR原语问题

[复制链接]
8165 2
IDDR2 #(
.DDR_ALIGNMENT("C0"),
.INIT_Q0(1'b0),
.INIT_Q1(1'b0),
.SRTYPE("SYNC")
)
Iddr2_0(
      .Q0(gmii_rxd[4]), // 1-bit output captured with C0 clock
      .Q1(gmii_rxd[0]), // 1-bit output captured with C1 clock
      .C0(rgmii_rxclk_n), // 1-bit clock input
      .C1(rgmii_rxclk_i), // 1-bit clock input
      .CE(1'b1), // 1-bit clock enable input
      .D(rgmii_rxd_i[0]),   // 1-bit ddr data input
      .R(1'b0),   // 1-bit reset input
      .S(1'b0)    // 1-bit set input
   );       

这个.SRTYPE("SYNC")是什么意思,求解,谢谢

评论 2

uisrc  管理员  发表于 2016-2-21 10:41:04 | 显示全部楼层
一下是我从官网上找到的,从注释的情况来看SYNC 和ASYNC都是可以的,具体啥意思,没有找到更多资料了。
IDDR2 #(

// The following parameters specify the behavior

// of the component.

.DDR_ALIGNMENT("NONE"), // Sets output alignment

// to "NONE", "C0" or "C1"

.INIT_Q0(1'b0), // Sets initial state of the Q0

// output to 1'b0 or 1'b1

.INIT_Q1(1'b0), // Sets initial state of the Q1

// output to 1'b0 or 1'b1

.SRTYPE("SYNC") // Specifies "SYNC" or "ASYNC"

// set/reset

IDDR2_inst (

.Q0(Q0), // 1-bit output captured with C0 clock

.Q1(Q1), // 1-bit output captured with C1 clock

.C0(C0), // 1-bit clock input

.C1(C1), // 1-bit clock input

.CE(CE), // 1-bit clock enable input

.D(D), // 1-bit DDR data input

.R(R), // 1-bit reset input

.S(S) // 1-bit set input

);
越努力越幸运!加油!
uisrc  管理员  发表于 2016-2-21 10:43:05 | 显示全部楼层
再发一个关于select IO使用介绍的链接http://www.osrc.cn/forum.php?mod ... ;tid=752&extra=
越努力越幸运!加油!
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

0

关注

1

粉丝

5

主题
精彩推荐
热门资讯
网友晒图
图文推荐

  • 微信公众平台

  • 扫描访问手机版