设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

FPGA+AI数字世界»FPGA|AI社区 › 米联客-S › 技术经验 ›
微信扫一扫 分享朋友圈

已有 64 人浏览分享

开启左侧

MLK_F3P_PL网口_TXDLY上下拉对应资料版本问题

[复制链接]
64 0
经验分享
经验分享: 03-安路 » 课程|资料链接
MLK_F3P_CZ02开发板由于硬件设计问题,PL网口的UDP例程提供了两个版本的例程资料,对应硬件设计中TXDLY的上下拉情况
image.jpg
若电阻焊接在R46,为上拉设计,对应资料版本为3_1_02_fpga_udp_up.zip
image.jpg
image.jpg

若电阻焊接在R49,为下拉设计,对应资料版本为3_1_02_fpga_udp_down.zip
image.jpg
对应的代码区别部分,TXDLY上拉不需要加2ns的延迟
image.jpg

举报 使用道具

回复
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

米联客-老师
管理员

0

关注

10

粉丝

140

主题
精彩推荐
热门资讯
    网友晒图
      图文推荐
        

        • 微信公众平台

        • 扫描访问手机版