基于XILINX FPGA DDR4替换方法国产DDR4参数修改说明

米联客-老师 · 发表于 7 小时前

1、概述

为应对全球存储芯片的涨价趋势并控制成本，采用一批国产DDR作为替代方案。受 Vivado 内置 DDR 型号限制，本文以镁光 DDR 芯片手册为主要参考依据，对照国产 DDR 芯片手册的参数说明，对控制器配置中的时序参数进行了相应修改，以确保兼容性。在确保兼容的情况下，本文参数选择以性能优先为主要考虑因素，读者可参考文末的芯片手册，根据实际需求选择更为保守的时序配置。

常见参数说明：

CL（CAS Latency）：列地址选通延迟，从内存列地址被发出到数据可用所需的时钟周期数。

tRCD（RAS-to-CAS Delay）：行到列延迟，从行地址激活到可以访问列地址所需的时钟周期数。

tRP（RAS Precharge Time）：行预充电时间，关闭当前行并准备激活下一行所需的最小时钟周期数。

tRAS（RAS Active Time）：行激活时间，行被激活后最少保持有效状态的时钟周期数。

CWL（CAS Write Latency）：写操作的列地址延迟，通常与CL对应。

tRC（Row Cycle Time）：行周期时间，tRC = tRAS + tRP。

2、CXDQ3BFAM-IJ-A长鑫DDR4

2.1 PL侧配置

2400MHz MIG配置：

2133MHz MIG配置：

2.2 PS侧配置

3、GDQ2BFAA兆易创新DDR4

3.1 PL侧配置

2400MHz MIG配置：

2133MHz MIG配置：

3.2 PS侧配置

4、H5AN8G6NCJR-VKI 海力士DDR4

PL侧配置

2400MHz MIG配置：

5、 GDP2BFLM 512MB 兆易创新DDR3

PS侧配置：

DDR芯片手册资料:

下载链接:
https://pan.baidu.com/s/1NmuUbVWpNCu9eQFsWyTwmA?pwd=1111

微信扫一扫 分享朋友圈

基于XILINX FPGA DDR4替换方法国产DDR4参数修改说明

微信扫一扫分享朋友圈