[X]关闭
 专注集成电路FPGA应用生态推广
 微信公众号
扫码关注
开启左侧

米联客2022版FPGA数据缓存方案(PL-AXI-FDMA) 中的疑惑

[复制链接]
Benoit_O7AHp 发表于 2022-8-19 16:49:48 | 显示全部楼层 |阅读模式 打印 上一主题 下一主题
 
  • 技术支持
  • FPGA
  • 联系人:benoit1995 (微信)
  • 手机号:15821968381
  • 邮箱:guochao@fuji.waseda.jp
  • 板卡型号:MK7160FA-325
Block Memory Generator位宽问题
我在看教程FDMA-BRAM的时候发现提供的工程中Block Memory Generator的位宽是32,但是教程中设置的是128 bits. P.12
我尝试修改工程中bram的位宽, 但是框是灰色的, 无法修改, 只能修改bram_ctrl的位宽为128.
请问这是什么原因呢?

 

精彩评论1

正序浏览
fpga-01 发表于 2022-8-19 17:12:37 | 显示全部楼层 |阅读模式 打印 上一主题 下一主题
 
你把前级这个IP检查一下,然后把后面你这个bram删除,重新生成一个,可以点击上面的AUTO按钮生成,然后你再看一下,应该就没问题了

 

精彩评论1

正序浏览
Benoit_O7AHp 发表于 2022-8-19 18:32:01 | 显示全部楼层 |阅读模式 打印 上一主题 下一主题
 
您好, 问题解决了. 需要点击Validate Design, 位宽才会变化.
 

精彩评论1

正序浏览
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

热门图文
排行榜
作者专栏

关注我们|扫描二维码

米联客微信公众号

米联客天猫旗舰店

客服服务热线:

0519-80699907

常州-总部:常州溧阳市中关村吴潭渡路雅创高科智造谷10-1幢楼

南京-分部:南京市栖霞区仙林大道181号5幢1821室

邮编:213300 Email:tjy@uisrc.com

Copyright   ©2020-2026 内容版权归©UISRC.COM    ( 苏ICP备19046771号-2 )