设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»技术社区 › 米联客-S › 技术经验 ›
微信扫一扫 分享朋友圈

已有 4576 人浏览分享

开启左侧

关于HLS IP无法编译解决方案

[复制链接]
4576 0
本帖最后由 fpga-02 于 2022-5-10 11:06 编辑

自 2022 年 1 月 1 日起，Xilinx平台的Vivado HLS 和 Vitis HLS 使用的 export_ip 命令会无法导出 IP。下面是官网的解决方案（https://support.xilinx.com/s/article/76960?language=en_US）。Xilinx官方提供了一个补丁（文末）解决这个问题。补丁下载好后解压在你软件所安装的目录下， image.png
然后window下按WIN键+R键打开运行，输入cmd后回车进入命令提示符，输入以下命令，

 83aa8e84f020d23b8cbf55c89ec36b2.jpg
修改好后，重新打开vivado软件编译即可。











y2k22_patch.rar

3.41 KB, 下载次数: 596

举报 使用道具

回复
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

fpga-02
工单组

3

关注

2

粉丝

3

主题
精彩推荐
[米联客-XILINX-H3_CZ08_7100] FPGA基础篇连载-37 LVDS信号环路测试
[米联客-XILINX-H3_CZ08_7100] FPGA基础篇
【NEWS】安路DR1飞龙FPGA+ARM科研工控开发板-边缘计算/电力控制-提供丰富原创案例
【NEWS】安路DR1飞龙FPGA+ARM科研工控开发
zynq7015 PS 502bank 与外部DDR3的引脚配置
zynq7015 PS 502bank 与外部DDR3的引脚配置
米联客 基于FPGA实时缩放算法IP设计开源项目
米联客 基于FPGA实时缩放算法IP设计开源项
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版