[X]关闭
 专注集成电路FPGA应用生态推广
 微信公众号
米联客
开启左侧

关于HLS IP无法编译解决方案

[复制链接]
fpga-02 发表于 2022-5-10 11:05:16 | 显示全部楼层 |阅读模式 打印 上一主题 下一主题
 
本帖最后由 fpga-02 于 2022-5-10 11:06 编辑

自 2022 年 1 月 1 日起,Xilinx平台的Vivado HLS 和 Vitis HLS 使用的 export_ip 命令会无法导出 IP。下面是官网的解决方案(https://support.xilinx.com/s/article/76960?language=en_US)。Xilinx官方提供了一个补丁(文末)解决这个问题。补丁下载好后解压在你软件所安装的目录下, image.png
然后window下按WIN键+R键打开运行,输入cmd后回车进入命令提示符,输入以下命令,

83aa8e84f020d23b8cbf55c89ec36b2.jpg
修改好后,重新打开vivado软件编译即可。











y2k22_patch.rar

3.41 KB, 下载次数: 7

 
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

热门图文
排行榜
作者专栏

关注我们:微信订阅号

官方微信公众号

官方微信公众号

客服服务热线:

0519-80699907

常州-总部:常州溧阳市中关村吴潭渡路雅创高科智造谷10-1幢楼

南京-分部:南京市栖霞区仙林大道181号5幢2220/2221室

邮编:213300 Email:tjy@uisrc.com

Copyright   ©2020-2026 内容版权归©UISRC.COM    ( 苏ICP备19046771号-2 )