设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»技术社区 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 7963 人浏览分享

开启左侧

vivado18.1中在总线上添加debug后自动连线产生了system Ila，需要把它删掉吗?

[复制链接]
7963 3
大家好，我有个疑问，教程上面Mark debug后，然后综合set up debug，但是在vivado18.1中产生了system Ila，要不要把它删掉，还是相当于添加了core，不用set up debug了?

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？立即注册

×

举报 使用道具

回复

评论 3

uisrc  管理员  发表于 2018-8-25 11:16:22 | 显示全部楼层
VIVADO2017.4以后的版本添加debug后，自动会给你添加这个ila，不用删除，这个要比2016.4自己添加debug信号要智能一些。用起来也好用一些。
越努力越幸运！加油！

举报 使用道具

回复 支持 反对
yinkang5175  新手上路  发表于 2018-8-27 10:01:53 | 显示全部楼层
admin 发表于 2018-8-25 11:16
VIVADO2017.4以后的版本添加debug后，自动会给你添加这个ila，不用删除，这个要比2016.4自己添加debug信号 ...

那这样是不是就不用添加set up debug 了？

举报 使用道具

回复 支持 反对
mlink_fae  新手上路  发表于 2018-8-27 16:11:44 | 显示全部楼层
可以不用添加set up debug。也可以自己添加，要看你的需要。

举报 使用道具

回复 支持 反对
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

yinkang5175
新手上路

0

关注

1

粉丝

2

主题
精彩推荐
针对VITIS无法支持的以太网芯片的LWIP库修改方法以（YT8531DH为例）
针对VITIS无法支持的以太网芯片的LWIP库修
Windows端安路TD&FD软件安装教程
Windows端安路TD&FD软件安装教程
Matlab安装教程
Matlab安装教程
PyCharm安装教程
PyCharm安装教程
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版