ise管脚约束问题

若寒丶 · 发表于 2016-4-6 15:29:53

新手请教

如上图所示，Pre-Synthesis和Post-Synthesis的区别是什么，如果直接在ucf文件里面约束管脚的话相当于以上的哪一种？谢谢

shiwuge · 发表于 2016-4-6 18:06:18

pre-synthesis 是综合前
post-synthesis 是综合后

   synthesis 根据 ucf 指导生成符合厂商工艺库的 netlist
   在 synthesis 之后是 implement,
   implement有3步，
      1.translate ,把netlsit , sdc 或 ucf 生成 ngd 文件供map使用
      2.map 把1生成的 ngd 适配到具体的器件上
      3.place&route 在这一步时，工具会根据ucf 中的约束文件去进行布局布线，并尽最大
      努力去满足要求。

若寒丶 · 发表于 2016-4-7 09:04:46

shiwuge 发表于 2016-4-6 18:06
pre-synthesis 是综合前
post-synthesis 是综合后

你好，那我在对管脚约束的时候是在pre-synthesis界面对管脚进行分配还是post-synthesis界面？

shiwuge · 发表于 2016-4-8 00:18:02

若寒丶发表于 2016-4-7 09:04
你好，那我在对管脚约束的时候是在pre-synthesis界面对管脚进行分配还是post-synthesis界面？

都可以的

若寒丶 · 发表于 2016-4-8 16:18:44

shiwuge 发表于 2016-4-8 00:18
都可以的

好的，谢谢你！！！

ise管脚约束问题

精彩评论4

FEP-DAQ422X-2通道12bits-125/250M-LVDS-直

FEP-DAQ422X-2通道12bits-125/250M-LVDS-交

02PLL_TEST_在线调试仿真实验

01PLL_TEST_仿真入门实验

关于HLS IP无法编译解决方案

XILINX FPGA CFGBVS 引脚以及BANK电压硬件

米联客-ZYNQ-MZ7XB-7Z020开发平台硬件手册

米联客-ZYNQ-MZ7XA-7Z010/7Z020开发平台硬

米联客-ZYNQ-MZ7X400-7Z010/7Z020核心模块

米联客-ZYNQ-MZ7030FA开发平台硬件手册

ise管脚约束问题

ZYNQ SDK Error while running ps7_init me

XILINX 7系FPGA 光通信传输PCIE视频采集方

vdma

PCIE 的 HDMI视频采集方案(基于 FDMA)

VIVADO 2017.4 QSPI FLASH 下载说明详细解

MIZ701N 行为级仿真时出现需要添加“-mt of

OV7725摄像头的配置与驱动

CH01_基于UBUNTU的虚拟机环境搭建(LINUX篇)

认识米联的cep，fep，hep外扩接口

FEP-DAQ422X-2通道12bits-125/250M-LVDS-直

FEP-DAQ422X-2通道12bits-125/250M-LVDS-交

02PLL_TEST_在线调试仿真实验

01PLL_TEST_仿真入门实验

关于HLS IP无法编译解决方案

XILINX FPGA CFGBVS 引脚以及BANK电压硬件

米联客-ZYNQ-MZ7XB-7Z020开发平台硬件手册

米联客-ZYNQ-MZ7XA-7Z010/7Z020开发平台硬

米联客-ZYNQ-MZ7X400-7Z010/7Z020核心模块

米联客-ZYNQ-MZ7030FA开发平台硬件手册

uisrc

宋桓公

ぉ沙皮狗的忧伤

uisrc02

RZJM