设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 3396 人浏览分享

开启左侧

ISE14.7 报告输出路径重定义

[复制链接]
3396 0
ISE在创建和编译时会有很多文件，在根目录中的一大堆文件如.log,.map，如何设置才能把这些中间文件整合到文件夹中,把创建工程文件设置到TARGET中，把编译文件放到DEBUG中。这样的好处是能够很好的管理工程，可读性增强，另外在编译过程中产生的中间文件在备份整个工程时可以删除节省硬盘空间。就像KEIL下的DEBUG一样，存档时可以删除DEBUG文件夹，需要存档工程时直接打开又生成DEBUG文件夹。ISE现在这样，不知道哪个文件是中间临时文件还是工程文件。谁能帮我解决

举报 使用道具

回复
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

netsylvie
新手上路

0

关注

1

粉丝

1

主题
精彩推荐
vitis2023.1版本lwip的移植，无法创建lwip_ech_server工程
vitis2023.1版本lwip的移植，无法创建lwip_
[米联客-XILINX-H3_CZ08_7100] FPGA_PL-DDR篇连载-05uifdma_dbuf 3.0 IP 介绍
[米联客-XILINX-H3_CZ08_7100] FPGA_PL-DDR
【活动促销】国产安路FPGA高端开发板12GSDI 4K HDMI ISP算法等应用方案和教程震撼发布
【活动促销】国产安路FPGA高端开发板12GSDI
【精彩回顾】米联客开源FPGA低时延ISP图像处理方案亮相2025慕尼黑上海电子展
【精彩回顾】米联客开源FPGA低时延ISP图像
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版