设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 4437 人浏览分享

开启左侧

(十二) System Generator 之 调用Vivado Simulator

[复制链接]
4437 0
SystemGenerator最大的特点有两个：一是可以省去编写代码而通过搭建模块来实现算法的实现；二是
我们在SystemGenerator里可以直接调用VivadoSimulator，首先我们搭建好模型，然后选中任意一条连接线，然后右键，右键菜单里有View Signals，我们选中其，然后会弹出添加信号界面，左侧是可以被添加到仿真信号的信号，右侧是已经添加的仿真信号，然后将需要观察的信号进行添加，确定以后，再次运行仿真时，搭建的模型便会自动调用VivadoSimulator，从而实现自动生成仿真激励文件，自己生成仿真输出，跟我们在Vivado里自己写仿真激励文件后进行仿真的效果一模一样。

举报 使用道具

回复
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

自恋狂vip
版主

0

关注

1

粉丝

25

主题
精彩推荐
vitis2023.1版本lwip的移植，无法创建lwip_ech_server工程
vitis2023.1版本lwip的移植，无法创建lwip_
[米联客-XILINX-H3_CZ08_7100] FPGA_PL-DDR篇连载-05uifdma_dbuf 3.0 IP 介绍
[米联客-XILINX-H3_CZ08_7100] FPGA_PL-DDR
【活动促销】国产安路FPGA高端开发板12GSDI 4K HDMI ISP算法等应用方案和教程震撼发布
【活动促销】国产安路FPGA高端开发板12GSDI
【精彩回顾】米联客开源FPGA低时延ISP图像处理方案亮相2025慕尼黑上海电子展
【精彩回顾】米联客开源FPGA低时延ISP图像
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版