关于战神6板子两个IP核的使用问题

老司机 · 发表于 2015-12-29 16:59:15

Hi，我拿到这块板子差不多3个月了，研究了MCB读写DDR3的IP核和BMD PCIE IP核。现在我想通过设计一个FIFO，实现DDR3<->FIFO<->PCIE<->PC Memory这样的数据传输。我发现MCB DDR3和PCIE两个IP核的顶层封装都是诸如inout [C1_NUM_DQ_PINS-1:0] mcb1_dram_dq和output pci_exp_txp的物理接口。
现在我想设计一个FIFO来连接这两个IP核。我试图把这两个IP核的源代码放在一个工程中，然后自己新建一个FIFO.v的文件，通过实例化两个IP核其中的模块（比如MCB DDR3这个IP我准备调用ddruser.v，PCIE调用BMD TX和RX这两个模块）来实现连接的功能。请问这样做可以吗？还是只能调用顶层封装的接口？但是顶层封装的接口都是物理层面的接线。如果要调用数据和使能以及时钟这些信号，该怎么做？
Thanks