问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

微信扫一扫 分享朋友圈

已有 7812 人浏览分享

开启左侧

注意: repeat不能单独成块 一定要在initial 或always中,谢谢【炼灵】iceshy!

[复制链接]
7812 3
module Func_tb;

        // Inputs
        reg clk;
        reg rst;
        reg [2:0] n;
        reg [1:0] sl;

        // Outputs
        wire [6:0] result;

        // Instantiate the Unit Under Test (UUT)
        Func uut (
                .clk(clk),
                .rst(rst),
                .n(n),
                .sl(sl),
                .result(result)
        );

        initial begin
                // Initialize Inputs
                clk = 0;
                rst = 0;
                n = 0;
                sl = 0;
               
                //100ns 后初始化
                #100;
                rst = 1;
                clk = 1;
        end
       
         always #10 clk = ~clk;
         repeat(50)
         begin
                #10        n = {$random} % 6;
                                sl = {$random} % 3;
                end
                 
endmodule

错误:
ERROR:HDLCompiler:806 - "D:/Xilinx_prj/Demo_v/Func/Func/Func_tb.v" Line 59: Syntax error near "repeat".
ERROR:HDLCompiler:598 - "D:/Xilinx_prj/Demo_v/Func/Func/Func_tb.v" Line 25: Module <Func_tb> ignored due to previous errors.

评论 3

uisrc  管理员  发表于 2015-12-16 17:40:13 | 显示全部楼层
赞一个!
越努力越幸运!加油!

举报 使用道具

回复
uisrc  管理员  发表于 2015-12-16 18:25:41 | 显示全部楼层
越努力越幸运!加油!

举报 使用道具

回复
uisrc  管理员  发表于 2015-12-16 18:36:41 | 显示全部楼层
越努力越幸运!加油!

举报 使用道具

回复
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

0

关注

1

粉丝

4

主题
精彩推荐
热门资讯
网友晒图
图文推荐

  • 微信公众平台

  • 扫描访问手机版