请选择 进入手机版 | 继续访问电脑版
设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

切换到宽版
UISRC工程师学习站»首页 › 编程技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 6845 人浏览分享

开启左侧

ZYNQ OSD实验中用AXI IIC配置ov5640失败

[复制链接]
6845 4
1.首先我更改了器件地址为0x3c（相当于0x78）

2.我将ov5640的配置也替换了
3. AXI IIC ip核也配置了其IIC时钟为100KHZ

4. 我测试时配置ov5640失败

通过打印了解到
XIic_IsIicBusy(Iic)的值一致是1
导致其他数据写入不了
为什么呢，然后我更改其他器件地址就能写入
但是器件地址不对，配置ov5640也失败

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？立即注册

×

举报 使用道具

回复

评论 4

shvy  新手上路  发表于 2021-4-20 09:51:02 | 显示全部楼层
问题已解决，

举报 使用道具

回复 支持 反对
uisrc  管理员  发表于 2021-4-26 08:33:55 | 显示全部楼层
越努力越幸运！加油！

举报 使用道具

回复
Hsu  新手上路  发表于 2022-3-16 09:20:15 | 显示全部楼层
shvy 发表于 2021-4-20 09:51
问题已解决，

我也遇到这个问题了，能否分享一下经验啊 朋友

举报 使用道具

回复 支持 反对
田亮  新手上路  发表于 2024-3-11 13:49:42 | 显示全部楼层
shvy 发表于 2021-4-20 09:51
问题已解决，

hxd,你怎么解决的，我也遇到这个问题，求求方法

举报 使用道具

回复 支持 反对
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

shvy
新手上路

0

关注

0

粉丝

1

主题
精彩推荐
米联客MLK-F24-9EG/15EG FPGA开发板XilinxZYNQ MPSOC ZU9EG/15EG
米联客MLK-F24-9EG/15EG FPGA开发板XilinxZ
米联客MLK-F25-ZU9EG/15EG FPGA开发板Xilin Zynq MPSO 4K
米联客MLK-F25-ZU9EG/15EG FPGA开发板Xilin
米联客MLK-F26-KU040/060 FPGA开发板Xilinx Ultrascale PCIE3.0
米联客MLK-F26-KU040/060 FPGA开发板Xilinx
米联客MLK-F27 KU3P/5P开发板Kintex UltraSacale+ PCIE 3. 0
米联客MLK-F27 KU3P/5P开发板Kintex UltraS
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版