关于约束“创建时钟”问题 - AMD-FPGA - UISRC工程师学习站 - Powered by uisrc.com!

米联客技术答疑系统
微信客服01

微信客服02

微信客服03

QQ售前
QQ售后
提交问题
常见问题
联系我们
客服时间
周一至周五
8:00~18:00

[X]关闭

关于约束“创建时钟”问题

文档创建者：Marshal

浏览次数：3222

最后更新：2021-03-11

我想问下create_clock -period 10.000 -name clk_i [get_ports clk_i]，这个约束什么意思啊？为什么要这么约束呢？

回复

使用道具举报

发表评论已发布 1 条

发表于 2021-3-11 10:17:06 | 显示全部楼层

不错，感谢

回复

使用道具举报