设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › 通信与接口 › USB3.0通信接口 ›
微信扫一扫 分享朋友圈

已有 6332 人浏览分享

开启左侧

DCM问题

[复制链接]
6332 0
我使用DCM管理时钟，产生时钟后想用planAhead。报错如下：
ERROR: [HDL-25] Module <DCM> does not have a port named <CLK_IN1>. [F:\WorkPlace_Spartan6\Gsmatt_4point_Sram2\Gsmatt\main\main.v:65]
ERROR: [HDL-25] Module <DCM> does not have a port named <CLK_OUT1>. [F:\WorkPlace_Spartan6\Gsmatt_4point_Sram2\Gsmatt\main\main.v:67]
ERROR: [HDL-25] Module <DCM> does not have a port named <CLK_OUT2>. [F:\WorkPlace_Spartan6\Gsmatt_4point_Sram2\Gsmatt\main\main.v:68]

举报 使用道具

回复
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

luleiwangqi
新手上路

0

关注

1

粉丝

11

主题
精彩推荐
vitis2023.1版本lwip的移植，无法创建lwip_ech_server工程
vitis2023.1版本lwip的移植，无法创建lwip_
[米联客-XILINX-H3_CZ08_7100] FPGA_PL-DDR篇连载-05uifdma_dbuf 3.0 IP 介绍
[米联客-XILINX-H3_CZ08_7100] FPGA_PL-DDR
【活动促销】国产安路FPGA高端开发板12GSDI 4K HDMI ISP算法等应用方案和教程震撼发布
【活动促销】国产安路FPGA高端开发板12GSDI
【精彩回顾】米联客开源FPGA低时延ISP图像处理方案亮相2025慕尼黑上海电子展
【精彩回顾】米联客开源FPGA低时延ISP图像
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版