设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › 通信与接口 › USB3.0通信接口 ›
微信扫一扫 分享朋友圈

已有 14957 人浏览分享

开启左侧

有关sram和fifo问题

[复制链接]
14957 5
请问使用SRAM进行视频采集和显示的时候，为什么要在存入sram前加FIFO和sram输出前也加FIFO？？

举报 使用道具

回复

评论 5

宋桓公  版主  发表于 2015-7-27 17:02:35 | 显示全部楼层
我想应该是给操作SRAM留出时间

举报 使用道具

回复 支持 1 反对 0
luleiwangqi  新手上路  发表于 2015-7-27 17:10:45 | 显示全部楼层
那如果我数据量小的话是不是可以省去FIFO这个操作呢？

举报 使用道具

回复 支持 反对
宋桓公  版主  发表于 2015-7-27 17:22:39 | 显示全部楼层
你试试吧,这个程序我也没看过~~

举报 使用道具

回复 支持 反对
米联-汤金元  新手上路  发表于 2015-7-27 18:10:07 | 显示全部楼层
视频数据FIFO主要是为了缓存一小段数据，这样数据流就可以流畅了

举报 使用道具

回复 支持 反对
luleiwangqi  新手上路  发表于 2015-7-28 09:59:16 | 显示全部楼层
汤总，你看我这样说对不对？如果使用sram实时的存一段图像，因为图像数据的速度比较快，SRAM的速度跟不上图像数据的速度，这就需要一个fifo暂存一段图像数据。这样解释对吗？

举报 使用道具

回复 支持 反对
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

luleiwangqi
新手上路

0

关注

1

粉丝

11

主题
精彩推荐
vitis2023.1版本lwip的移植，无法创建lwip_ech_server工程
vitis2023.1版本lwip的移植，无法创建lwip_
[米联客-XILINX-H3_CZ08_7100] FPGA_PL-DDR篇连载-05uifdma_dbuf 3.0 IP 介绍
[米联客-XILINX-H3_CZ08_7100] FPGA_PL-DDR
【活动促销】国产安路FPGA高端开发板12GSDI 4K HDMI ISP算法等应用方案和教程震撼发布
【活动促销】国产安路FPGA高端开发板12GSDI
【精彩回顾】米联客开源FPGA低时延ISP图像处理方案亮相2025慕尼黑上海电子展
【精彩回顾】米联客开源FPGA低时延ISP图像
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版