设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 11164 人浏览分享

开启左侧

想请问一下，ZYNQ可以实现中断嵌套吗

[复制链接]
11164 4
我想在PS上做IO中断的嵌套，可以实现吗？
PS为裸机，用中断嵌套做任务优先级的分配；

举报 使用道具

回复

评论 4

uisrc  管理员  发表于 2020-2-14 13:46:15 | 显示全部楼层
好像不支持的
越努力越幸运！加油！

举报 使用道具

回复 支持 反对
KEVINXIAO  新手上路  发表于 2020-2-14 13:53:53 | 显示全部楼层
官方答复是支持的！
https://www.xilinx.com/support/answers/54128.html
请问：进入SPI中断的回调函数后，如何清中断？
官方例程中用了在定时器回调函数中用了这个函数XScuTimer_ClearInterruptStatus();

举报 使用道具

回复 支持 反对
uisrc  管理员  发表于 2020-2-14 14:57:54 | 显示全部楼层
没看明白
越努力越幸运！加油！

举报 使用道具

回复
KEVINXIAO  新手上路  发表于 2020-2-14 17:02:06 | 显示全部楼层
没关系，我只是想请问：进入中断的回调函数后，如何清中断？
[图片]

举报 使用道具

回复 支持 反对
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

KEVINXIAO
新手上路

0

关注

0

粉丝

4

主题
精彩推荐
vitis2023.1版本lwip的移植，无法创建lwip_ech_server工程
vitis2023.1版本lwip的移植，无法创建lwip_
[米联客-XILINX-H3_CZ08_7100] FPGA_PL-DDR篇连载-05uifdma_dbuf 3.0 IP 介绍
[米联客-XILINX-H3_CZ08_7100] FPGA_PL-DDR
【活动促销】国产安路FPGA高端开发板12GSDI 4K HDMI ISP算法等应用方案和教程震撼发布
【活动促销】国产安路FPGA高端开发板12GSDI
【精彩回顾】米联客开源FPGA低时延ISP图像处理方案亮相2025慕尼黑上海电子展
【精彩回顾】米联客开源FPGA低时延ISP图像
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版