设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 8670 人浏览分享

开启左侧

7045GXT使用aurora-64b/66bIP报错，导致数据丢失问题

[复制链接]
8670 3
软件:vivado 2017.4
ip:Aurora 64B66B(11.2)
问题:IP soft_err信号会拉高。
IP设置如图

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？立即注册

×

举报 使用道具

回复

评论 3

uisrc  管理员  发表于 2020-2-10 14:52:59 | 显示全部楼层
首先我就被这张倒立的图难道了，而且放大之后根本看不清楚图片内容
越努力越幸运！加油！

举报 使用道具

回复 支持 反对
紫笺。  新手上路  发表于 2020-2-10 15:03:06 来自手机 | 显示全部楼层
比贴作废，对不住各位。

举报 使用道具

回复 支持 反对
紫笺。  新手上路  发表于 2020-2-15 16:49:59 来自手机 | 显示全部楼层
原因找到了，是si570出的156.25M的时钟会在几十HZ内波动。这个波动会导致ip报错，丢数据。

举报 使用道具

回复 支持 反对
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

紫笺。
新手上路

0

关注

1

粉丝

2

主题
精彩推荐
vitis2023.1版本lwip的移植，无法创建lwip_ech_server工程
vitis2023.1版本lwip的移植，无法创建lwip_
[米联客-XILINX-H3_CZ08_7100] FPGA_PL-DDR篇连载-05uifdma_dbuf 3.0 IP 介绍
[米联客-XILINX-H3_CZ08_7100] FPGA_PL-DDR
【活动促销】国产安路FPGA高端开发板12GSDI 4K HDMI ISP算法等应用方案和教程震撼发布
【活动促销】国产安路FPGA高端开发板12GSDI
【精彩回顾】米联客开源FPGA低时延ISP图像处理方案亮相2025慕尼黑上海电子展
【精彩回顾】米联客开源FPGA低时延ISP图像
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版