设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 8341 人浏览分享

开启左侧

GTX光纤通信 参考时钟管脚约束问题

[复制链接]
8341 2
老师您好，我在学习光纤通信8b/10b时，125M参考时钟选的是 BANK 111的MGTRREFCLK1,配置完成后 OPEN IP EXANPLE  DESIGN生成新的工程，但是新工程中管脚约束文件将参考时钟配置成了
MGTRREFCLK0的引脚，这是怎么回事？

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？立即注册

×

举报 使用道具

回复

评论 2

uisrc  管理员  发表于 2020-2-10 09:47:28 | 显示全部楼层
对于GTX建议使用QPLL

时钟约束，你可以重新在XDC里面绑定下

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？立即注册

×
越努力越幸运！加油！

举报 使用道具

回复 支持 反对
周炎847  新手上路  发表于 2020-2-15 20:40:33 | 显示全部楼层
谢谢老师

举报 使用道具

回复
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

周炎847
新手上路

0

关注

0

粉丝

6

主题
精彩推荐
vitis2023.1版本lwip的移植，无法创建lwip_ech_server工程
vitis2023.1版本lwip的移植，无法创建lwip_
[米联客-XILINX-H3_CZ08_7100] FPGA_PL-DDR篇连载-05uifdma_dbuf 3.0 IP 介绍
[米联客-XILINX-H3_CZ08_7100] FPGA_PL-DDR
【活动促销】国产安路FPGA高端开发板12GSDI 4K HDMI ISP算法等应用方案和教程震撼发布
【活动促销】国产安路FPGA高端开发板12GSDI
【精彩回顾】米联客开源FPGA低时延ISP图像处理方案亮相2025慕尼黑上海电子展
【精彩回顾】米联客开源FPGA低时延ISP图像
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版