设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 8095 人浏览分享

开启左侧

关于PCIe部分PIO中修改GTP约束的疑问

[复制链接]
8095 2
汤老师您好，请问在PCIe的PIO程序中，有一步骤是修改GTP管脚约束，因为这个地方的修改和PCIE的硬件设计有关系，可以大概讲一下是为什么吗？我参考的是artix7的资料，我的开发板是7030-ffg676，是不是也要更改呢？

举报 使用道具

回复

评论 2

uisrc  管理员  发表于 2020-2-9 20:49:46 | 显示全部楼层
1、由于FPGA的PIN脚可以灵活定义，PCIE万一设计的接口不是和默认的一样呢？这样就需要修改管脚了
2、PIO的例子已经不用了现在用XDMA的方案，建议你学习XDMA的方案
3、XILINX 的PCIE 不管是A7 K7 ZYNQ ultrascal 用法都一样，知识性能位宽差异。
越努力越幸运！加油！

举报 使用道具

回复 支持 反对
菲尼克兔  新手上路  发表于 2020-2-10 18:36:10 | 显示全部楼层
我记得，如果在配置PCIe的IP的时候，使能 lane reversal的话，就可以不用改的。我当时用米联客artix的板子就是每次配置一下，懒得倒腾。

举报 使用道具

回复 支持 反对
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

卢新硕
新手上路

0

关注

1

粉丝

20

主题
精彩推荐
vitis2023.1版本lwip的移植，无法创建lwip_ech_server工程
vitis2023.1版本lwip的移植，无法创建lwip_
[米联客-XILINX-H3_CZ08_7100] FPGA_PL-DDR篇连载-05uifdma_dbuf 3.0 IP 介绍
[米联客-XILINX-H3_CZ08_7100] FPGA_PL-DDR
【活动促销】国产安路FPGA高端开发板12GSDI 4K HDMI ISP算法等应用方案和教程震撼发布
【活动促销】国产安路FPGA高端开发板12GSDI
【精彩回顾】米联客开源FPGA低时延ISP图像处理方案亮相2025慕尼黑上海电子展
【精彩回顾】米联客开源FPGA低时延ISP图像
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版