问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

微信扫一扫 分享朋友圈

已有 7723 人浏览分享

开启左侧

关于一个高速AD的set_input_delay的问题

[复制链接]
7723 2
看了时序约束的教程来设置AD9481的输入引脚约束,发现有问题,感觉还是不会约束输入延时
下面是时序:




约束的语句有:
create_clock -period 8.000 -name dco_p -waveform {4.000 8.000} [get_ports dco_p]
#create_clock -period 4.000 -name dco -waveform {0.000 1.000} [get_pints AD9481_1/dco]
create_clock -period 8.000 -name dco_virtual1 -waveform {4.000 8.000}
create_clock -period 8.000 -name dco_virtual2 -waveform {8.000 12.000}
set_input_delay -clock dco_virtual1 -max 0.7 [get_ports {adc_p1
  • }]
    set_input_delay -clock dco_virtual2 -max 0.7 [get_ports {adc_p2
  • }]
    set_input_delay -clock dco_virtual1 -min -0.4 [get_ports {adc_p1
  • }]
    set_input_delay -clock dco_virtual2 -min -0.4 [get_ports {adc_p2
  • }]


    请问有谁能做一下这个约束吗
  • 本帖子中包含更多资源

    您需要 登录 才可以下载或查看,没有账号?立即注册

    ×

    评论 2

    uisrc  管理员  发表于 2020-1-15 11:16:25 | 显示全部楼层
    不行,时序约束的方案,我抽个时间弄要给基于DAQ9481的方便你们学习
    越努力越幸运!加油!
    Azad  新手上路  发表于 2020-1-16 10:15:05 | 显示全部楼层
    msxbo 发表于 2020-1-15 11:16
    不行,时序约束的方案,我抽个时间弄要给基于DAQ9481的方便你们学习

    谢谢
    您需要登录后才可以回帖 登录 | 立即注册

    本版积分规则

    0

    关注

    0

    粉丝

    6

    主题
    精彩推荐
    热门资讯
    网友晒图
    图文推荐
    
    • 微信公众平台

    • 扫描访问手机版