设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 7046 人浏览分享

开启左侧

上位机通过xdma核访问一个可读可写寄存器是否需要该寄存器是否需要连接到外部引脚？

[复制链接]
7046 2
上位机通过xdma核访问连接到axi_lite接口的一个inout io模块，我通过内部逻辑给该寄存器（中断请求寄存器）赋值，然后上位机通过读取该寄存器值来了解中断情况，我这个io寄存器是否需要连接到外部引脚上？谢谢

举报 使用道具

回复

评论 2

不在。276  新手上路  发表于 2019-12-27 09:50:02 | 显示全部楼层
bd图如下

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？立即注册

×

举报 使用道具

回复
菲尼克兔  新手上路  发表于 2019-12-29 12:19:15 | 显示全部楼层
我觉得原理图没啥问题哈~不理解你说的，IO寄存器连接到外部引脚上.....

举报 使用道具

回复 支持 反对
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

不在。276
新手上路

0

关注

0

粉丝

2

主题
精彩推荐
vitis2023.1版本lwip的移植，无法创建lwip_ech_server工程
vitis2023.1版本lwip的移植，无法创建lwip_
[米联客-XILINX-H3_CZ08_7100] FPGA_PL-DDR篇连载-05uifdma_dbuf 3.0 IP 介绍
[米联客-XILINX-H3_CZ08_7100] FPGA_PL-DDR
【活动促销】国产安路FPGA高端开发板12GSDI 4K HDMI ISP算法等应用方案和教程震撼发布
【活动促销】国产安路FPGA高端开发板12GSDI
【精彩回顾】米联客开源FPGA低时延ISP图像处理方案亮相2025慕尼黑上海电子展
【精彩回顾】米联客开源FPGA低时延ISP图像
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版