FPGA管脚上下拉 - AMD-FPGA - UISRC工程师学习站 - Powered by uisrc.com!

米联客技术答疑系统
微信客服01

微信客服02

微信客服03

QQ售前
QQ售后
提交问题
常见问题
联系我们
客服时间
周一至周五
8:00~18:00

[X]关闭

FPGA管脚上下拉

文档创建者：乔木

浏览次数：5097

最后更新：2020-01-03

请问FPGA管脚可以配置为上下拉吗？这里的上下拉是MOS管的等效电阻还是在FPGA管脚内部做的实际上下拉电阻？

回复

使用道具举报

发表评论已发布 1 条

发表于 2020-1-3 16:19:32 | 显示全部楼层

可以，对于7代FPGA是通过，FPGA端的，pudc_b脚配置上拉和下拉

越努力越幸运！加油！

回复支持反对

使用道具举报