问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

微信扫一扫 分享朋友圈

已有 13537 人浏览分享

开启左侧

SDK 操作AXI总线,CPU进入了Xil_DataAbortHandler错误

[复制链接]
13537 0
本帖最后由 东临碣石 于 2019-12-25 18:45 编辑


PS代码://////////////////////////////////////////////////////////////////////////////////////////////////////////
#include <stdio.h>
#include "platform.h"
#include "xil_printf.h"
#include "xil_io.h"

#define PL_ETH0_BASEADDR XPAR_AXI2MAC_0_BASEADDR
#define XEth_axi_WriteReg(BaseAddr, RegOffset, Data)        \
                Xil_Out32((BaseAddr) + (u32)(RegOffset), (u32)(Data))

extern u8 intflag;


int main()
{
        init_platform();

        xil_printf("I am ok\n");
        while(1)
        {
                if (intflag)//1s一次
                {
                        u32 senddata;
                        senddata = 0xffffffff;
                        XEth_axi_WriteReg(PL_ETH0_BASEADDR, 0, senddata);
                        senddata = 0x0002ffff;
                        XEth_axi_WriteReg(PL_ETH0_BASEADDR, 1, senddata);
                        senddata = 0x00000000;
                        XEth_axi_WriteReg(PL_ETH0_BASEADDR, 2, senddata);
                        senddata = 0x020188a4;
                        XEth_axi_WriteReg(PL_ETH0_BASEADDR, 3, senddata);
                        senddata = 0x06050403;
                        XEth_axi_WriteReg(PL_ETH0_BASEADDR, 4, senddata);

                        senddata = 0x0;
                        XEth_axi_WriteReg(PL_ETH0_BASEADDR, 0x1ff, senddata);

                        intflag = 0;
                        xil_printf("I am ok\n");
                }
        }

        /* never reached */
        cleanup_platform();

    return 0;
}

//////////////////////////////////////////////////////////////////////////////////////////////////////////
PL部分:


本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

×
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

精彩推荐
热门资讯
网友晒图
图文推荐

  • 微信公众平台

  • 扫描访问手机版