设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 4471 人浏览分享

开启左侧

verilog HDL代码问题

[复制链接]
4471 0
如下代码，在同一个always块中，两个if判断条件同时对一个reg变量进行赋值，是否会潜在逻辑冲突？还是存在先后顺序（优先级）？
always @(posedge video_clk)
begin
        if(video_rst)
        begin
                fifo_ren <= 1'b0;
                sof_err_to_sof <= 1'b0;
        end
        else
        begin
                if(sof_err && !sof && !sof_err_to_sof)
                        fifo_ren <= 1'b1;
                else if(sof_err && sof)
                begin
                        fifo_ren <= 1'b0;
                        sof_err_to_sof <= 1'b1;
                end
                if(locked && de_rising_r1)
                begin
                        fifo_ren <= 1'b1;
                        sof_err_to_sof <= 1'b0;
                end
                else if(eol)
                        fifo_ren <= 1'b0;
        end
end

举报 使用道具

回复
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

A1_Vincent
新手上路

0

关注

0

粉丝

4

主题
精彩推荐
vitis2023.1版本lwip的移植，无法创建lwip_ech_server工程
vitis2023.1版本lwip的移植，无法创建lwip_
[米联客-XILINX-H3_CZ08_7100] FPGA_PL-DDR篇连载-05uifdma_dbuf 3.0 IP 介绍
[米联客-XILINX-H3_CZ08_7100] FPGA_PL-DDR
【活动促销】国产安路FPGA高端开发板12GSDI 4K HDMI ISP算法等应用方案和教程震撼发布
【活动促销】国产安路FPGA高端开发板12GSDI
【精彩回顾】米联客开源FPGA低时延ISP图像处理方案亮相2025慕尼黑上海电子展
【精彩回顾】米联客开源FPGA低时延ISP图像
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版