设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 4394 人浏览分享

开启左侧

有关ZYNQ-PCIE读取DDR问题

[复制链接]
4394 0
为什么PC端(linux系统)使用XILINX的官方驱动读取DDR数据的时候，一次必须读取64位数据，我使用uint32_t 类型的，读到的数据都是0，但是使用uint64_t读到的就是真实值。此时PS端运行的是linux系统。
uint64_t time = 0;
get_data_from_fpga_ddr(0x3ffff000,&time,sizeof(uint64_t));   //这种能正常读取数据

uint32_t time = 0;
get_data_from_fpga_ddr(0x3ffff000,&time,sizeof(uint32_t));   //这种不能正常读取数据，返回的都是0

举报 使用道具

回复
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

~3068
新手上路

0

关注

0

粉丝

5

主题
精彩推荐
vitis2023.1版本lwip的移植，无法创建lwip_ech_server工程
vitis2023.1版本lwip的移植，无法创建lwip_
[米联客-XILINX-H3_CZ08_7100] FPGA_PL-DDR篇连载-05uifdma_dbuf 3.0 IP 介绍
[米联客-XILINX-H3_CZ08_7100] FPGA_PL-DDR
【活动促销】国产安路FPGA高端开发板12GSDI 4K HDMI ISP算法等应用方案和教程震撼发布
【活动促销】国产安路FPGA高端开发板12GSDI
【精彩回顾】米联客开源FPGA低时延ISP图像处理方案亮相2025慕尼黑上海电子展
【精彩回顾】米联客开源FPGA低时延ISP图像
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版