关于AXI4-Stream to Video Out的tready信号 - AMD-FPGA - UISRC工程师学习站 - Powered by uisrc.com!

米联客技术答疑系统
微信客服01

微信客服02

微信客服03

QQ售前
QQ售后
提交问题
常见问题
联系我们
客服时间
周一至周五
8:00~18:00

[X]关闭

关于AXI4-Stream to Video Out的tready信号

文档创建者：warmer

浏览次数：3869

最后更新：2019-11-11

video_in接口中的s_axis_video_tready什么时候才会从0变成1，什么时候会从1变成0. 我想尽可能长的时间保持该tready有效，应该怎么设置？

回复

使用道具举报

发表评论已发布 1 条

发表于 2019-11-11 21:45:07 | 显示全部楼层

tready代表数据准备好了发送，当发送端，有数据，这个信号为1 否则为0

越努力越幸运！加油！

回复支持反对

使用道具举报