设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»技术社区 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 7487 人浏览分享

开启左侧

Vivado2018中AXI4-Stream Data FIFO问题

[复制链接]
7487 1
第一张图是现在用的Vivado中AXI4-Stream Data FIFO的所有输入IO口，第二章是教程《S02-CH27 利用LWIP实现以太网数据传输》中的
AXI4-Stream Data FIFO配置IO口。如图所示，Vivado2018的
AXI4-Stream Data FIFO中找不到m_axis_aresetn是怎么回事，如果真没有，那应该怎么配置工程中的
AXI4-Stream Data FIFO呢


本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？立即注册

×

举报 使用道具

回复

评论 1

uisrc  管理员  发表于 2019-10-14 15:47:19 | 显示全部楼层

回帖奖励 +1 积分

没有找到详细说明的地方，新的IP应该就是 使用s_axis_aresetn 对 这个IP 整个复位，需要修改相关信号，连接
越努力越幸运！加油！

举报 使用道具

回复 支持 反对
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

子非寻常人家50
新手上路

0

关注

0

粉丝

6

主题
精彩推荐
针对VITIS无法支持的以太网芯片的LWIP库修改方法以（YT8531DH为例）
针对VITIS无法支持的以太网芯片的LWIP库修
vitis2023.1版本lwip的移植，无法创建lwip_ech_server工程
vitis2023.1版本lwip的移植，无法创建lwip_
关于shell脚本的学习
关于shell脚本的学习
[米联客-XILINX-H3_CZ08_7100] FPGA_PCIE通信(win)连载-03基于XDMA实现PCIE通信
[米联客-XILINX-H3_CZ08_7100] FPGA_PCIE通
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版