设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

FPGA+AI工程师技术社区»技术社区 › 技术交流 › 通信与接口 › 以太网通信接口 ›
微信扫一扫 分享朋友圈

已有 21132 人浏览分享

开启左侧

关于以太网RGMII接口和IDELAYE2 原语

[复制链接]
21132 5
请教版主，教程里写的以太网RGMII  RX接口需要加 IDELAYE2 原语且设置延迟值为14；但是B50610  PHY芯片输出给FPGA的RGMII  RX接口默认情况下时钟的采样边沿已经在数据窗口的中心位置了，即默认已经是DDR源同步中心对齐了；为什么还要在 RGMII_RXD 和 RGMII_CTL 进入FPGA后加入 IDELAYE2 原语呢？直接用 RGMII_RX_CLK来采样 RGMII_RXD 和 RGMII_CTL 不行吗？

举报 使用道具

回复

评论 5

uisrc  管理员  发表于 2019-9-30 21:50:56 | 显示全部楼层
不行的，还是需要用idelay进行微调
越努力越幸运！加油！

举报 使用道具

回复 支持 反对
hehe  新手上路  发表于 2019-10-11 11:12:14 | 显示全部楼层
msxbo 发表于 2019-9-30 21:50
不行的，还是需要用idelay进行微调

为了满足路径的时序约束的要求吗？

举报 使用道具

回复 支持 反对
uisrc  管理员  发表于 2019-11-4 21:37:46 | 显示全部楼层
不是未来满足约束，约束无法精确调整，但是idelay可以精确调整时序
越努力越幸运！加油！

举报 使用道具

回复 支持 反对
expjwt  新手上路  发表于 2020-5-22 22:46:44 | 显示全部楼层
msxbo 发表于 2019-11-4 21:37
不是未来满足约束，约束无法精确调整，但是idelay可以精确调整时序

在IP核目录下的 xdc中修改了idelay，怎么让它重新编译呢？直接generate bitstream貌似是不触发IP核的重新编译的；而如果reset一下IP核，idelay就又变成默认值了。

举报 使用道具

回复 支持 反对
幻雪银尘  新手上路  发表于 2021-8-17 09:54:59 | 显示全部楼层
expjwt 发表于 2020-5-22 22:46
在IP核目录下的 xdc中修改了idelay，怎么让它重新编译呢？直接generate bitstream貌似是不触发IP核的重新 ...

verilog代码中随意加个空格，然后保存，再次编译，VIVADO就会从头开始编译了。

举报 使用道具

回复 支持 反对
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

hehe
新手上路

0

关注

0

粉丝

1

主题
精彩推荐
米联客MLK-H3-7035|7045|7100 开发板
米联客MLK-H3-7035|7045|7100 开发板
米联客新版UDP例程验证时,上位机无法打开端口处理方法
米联客新版UDP例程验证时,上位机无法打开端
米联客MLK-H10-CK203 204国产安路开发板
米联客MLK-H10-CK203 204国产安路开发板
UDP模块不工作，请问应怎样debug
UDP模块不工作，请问应怎样debug
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版