设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 6716 人浏览分享

开启左侧

FDMA底层代码解惑

[复制链接]
6716 3
顶层对1024个数进行读写，地址偏移4096可以理解

底层中对1024个数分为4次进行读写操作，每次读写256个数，地址应该偏移1024，但是在代码中只偏移了256个地址
BURST_SIZE = 64 * 32/8 = 256
axi_awaddr <= axi_awaddr + BURST_SIZE
为啥读写的波形正确了


本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？立即注册

×

举报 使用道具

回复

评论 3

ぉ沙皮狗的忧伤  版主  发表于 2019-9-30 09:34:45 | 显示全部楼层
求大神指点一二

举报 使用道具

回复 支持 反对
uisrc  管理员  发表于 2019-9-30 14:20:47 来自手机 | 显示全部楼层
qq群已经回答了，快来写心得

举报 使用道具

回复 支持 反对
ぉ沙皮狗的忧伤  版主  发表于 2019-10-8 22:50:59 | 显示全部楼层
msxbo 发表于 2019-9-30 14:20
qq群已经回答了，快来写心得

东西还没弄完，弄完了一起写

举报 使用道具

回复 支持 反对
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

ぉ沙皮狗的忧伤
版主

2

关注

16

粉丝

73

主题
精彩推荐
vitis2023.1版本lwip的移植，无法创建lwip_ech_server工程
vitis2023.1版本lwip的移植，无法创建lwip_
[米联客-XILINX-H3_CZ08_7100] FPGA_PL-DDR篇连载-05uifdma_dbuf 3.0 IP 介绍
[米联客-XILINX-H3_CZ08_7100] FPGA_PL-DDR
【活动促销】国产安路FPGA高端开发板12GSDI 4K HDMI ISP算法等应用方案和教程震撼发布
【活动促销】国产安路FPGA高端开发板12GSDI
【精彩回顾】米联客开源FPGA低时延ISP图像处理方案亮相2025慕尼黑上海电子展
【精彩回顾】米联客开源FPGA低时延ISP图像
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版