lvds输入输出的FPGA的端口设置 - AMD-FPGA - UISRC工程师学习站 - Powered by uisrc.com!

米联客技术答疑系统
微信客服01

微信客服02

微信客服03

QQ售前
QQ售后
提交问题
常见问题
联系我们
客服时间
周一至周五
8:00~18:00

[X]关闭

lvds输入输出的FPGA的端口设置

文档创建者：叶随风

浏览次数：4178

最后更新：2019-09-13

悬赏1积分未解决

在使用lvds信号进行输入输出时，FPGA的端口应该如何配置

回复

使用道具举报

发表评论已发布 1 条

发表于 2019-9-13 09:01:19 | 显示全部楼层

参考下，XILINX FPGA LVDS 差分时钟原语、IObuf 原语调用 https://www.osrc.cn/forum.php?mo ... &extra=#pid2392

越努力越幸运！加油！

回复

使用道具举报