时序约束文件的书写

hou · 发表于 2019-9-4 11:08:55

我查看了课程相关文件的原理图，以及写好的时序约束文件：
set_property PACKAGE_PIN G11 [get_ports {div8_o}]
set_property IOSTANDARD LVCMOS15 [get_ports {div8_o}]
G11的接口是可以在给出的原理图里面查找到，可是IOSTANDARD的参数，需要查看xilinx的那些相关文档才能实现呢？

uisrc · 发表于 2019-9-4 12:59:12

div8_o 应该是芯片的PIN脚你需要看XILINX AC DC 电气特性定义，以及 XILINX FPGA BANK 分布
ug475_7Series_Pkg_Pinout.pdf
ds181_Artix_7_Data_Sheet.pdf
ds182_Kintex_7_Data_Sheet.pdf

上官网www.xilinx.com

hou · 发表于 2019-9-5 17:43:34

msxbo 发表于 2019-9-4 12:59
div8_o 应该是芯片的PIN脚你需要看XILINX AC DC 电气特性定义，以及 XILINX FPGA BANK 分布
ug475_7Serie ...

多谢您的回复：我就是看教学的材料S01-CH09，然后开发版是Zynq 7000 MZ7100FA，我主要是对这个材料里面的时序约束有疑问，以下面四行为例：
set_property PACKAGE_PIN G11 [get_ports {div8_o}]
set_property IOSTANDARD LVCMOS15 [get_ports {div8_o}]

set_property PACKAGE_PIN E16 [get_ports CLK_p]
set_property IOSTANDARD LVDS [get_ports CLK_p]

G11 和 E16两个接口可以参考原理图找到在BNAK35，可是他们的IOSTANDARD 是参考什么写出的呢？
有没有xilinx 的相关文件是给出如图片所示形式的参考呢？

uisrc · 发表于 2019-9-5 20:32:40

你要搞清楚FPGA的那些IO 是HR BANK 那些是HP BANK 然后就能知道支持的电气特性了

微信扫一扫分享朋友圈