问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

微信扫一扫 分享朋友圈

已有 5513 人浏览分享

开启左侧

IP问题

[复制链接]
5513 4
如下:
module XX
(

); 和

module XX #
(
); 有什么不同?


module
(
clk
);
input clk;


module XX
(
input clk
);又是怎么回事

input led;
reg led; 可以这样定义?

评论 4

uisrc  管理员  发表于 2019-9-3 15:59:38 | 显示全部楼层

module XX #
(
); 有什么不同? 是错的,么有这样写的一般
module XX # //下面的括号放参数
(
)
xx
(
)
;

再看
module
(
clk
);
input clk;


module XX
(
input clk
);
是一样的意思,我喜欢简洁一些的写法。
越努力越幸运!加油!
宁静致远419  新手上路  发表于 2019-9-3 16:05:17 | 显示全部楼层
msxbo 发表于 2019-9-3 15:59
module XX #
(
); 有什么不同? 是错的,么有这样写的一般

是不是有# 就表示要有括号,而且括号里面可以放参数?
uisrc  管理员  发表于 2019-9-3 18:00:11 | 显示全部楼层
比如下面的一段代码,你可以参考下。
fdma_controller # (
.ADDR_OFFSET(DDR_BASE),
.BUF_SIZE(3),
.H_CNT (1920),
.V_CNT (1080)
) fdma_controller_u0
(
      //FDAM signals
      .ui_clk(clk_100m),
      .ui_rstn(ui_rstn),
        //Sensor video
      .W0_FS_i(W0_FS_i),
      .W0_wclk_i(W0_wclk_i),
      .W0_wren_i(W0_wren_i),
      .W0_data_i(W0_data_i),
      //vga/hdmi output -CH6_FIFO
      .R0_FS_i(R0_FS_i),
      .R0_rclk_i(R0_rclk_i),
      .R0_rden_i(R0_rden_i),
      .R0_data_o(R0_data_o),
        
      .pkg_wr_areq(pkg_wr_areq),   
      .pkg_wr_en(pkg_wr_en),
      .pkg_wr_last(pkg_wr_last),
      .pkg_wr_addr(pkg_wr_addr),
      .pkg_wr_data(pkg_wr_data),
      .pkg_wr_size(pkg_wr_size),
   
      .pkg_rd_areq(pkg_rd_areq),
      .pkg_rd_en(pkg_rd_en),      
      .pkg_rd_last(pkg_rd_last),
      .pkg_rd_addr(pkg_rd_addr),
      .pkg_rd_data(pkg_rd_data),
      .pkg_rd_size(pkg_rd_size)  
);
越努力越幸运!加油!
宁静致远419  新手上路  发表于 2019-9-4 14:12:26 | 显示全部楼层
msxbo 发表于 2019-9-3 18:00
比如下面的一段代码,你可以参考下。
fdma_controller # (
.ADDR_OFFSET(DDR_BASE),

好的。我看一下。谢谢!
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

精彩推荐
热门资讯
网友晒图
图文推荐

  • 微信公众平台

  • 扫描访问手机版