设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 4031 人浏览分享

开启左侧

S03《CH02 AXI_DMA_PL_PS》部分，示例运行有误

[复制链接]
4031 0
刚开始
根据视频重新搭建工程，SDK运行时，没有读出传输速度。
后来直接打开示例工程，加载sdk运行之后依旧没有传输的速度
，如图。
这是什么原因导致的？是Verilog程序的原因，没有将数据写入S_AXI_tdata是吗？
我在根据这个例子，按老师要使用VDMA实现PL_PS之间的数据传输时，搭建好IP之后，自动生成的顶层文件里面，
S_AXI_tdata是wire型，并不是示例代码里的reg型，即使将修改成reg，在产生比特流文件时会产生一个“[Synth 8-4485]引脚M_AXIS_tready连接到多驱动网络，其他驱动器是常量”的错误，请问是Verilog代码导致的吗？

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？立即注册

×

举报 使用道具

回复
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

HUAT_Lidar
新手上路

0

关注

0

粉丝

2

主题
精彩推荐
vitis2023.1版本lwip的移植，无法创建lwip_ech_server工程
vitis2023.1版本lwip的移植，无法创建lwip_
[米联客-XILINX-H3_CZ08_7100] FPGA_PL-DDR篇连载-05uifdma_dbuf 3.0 IP 介绍
[米联客-XILINX-H3_CZ08_7100] FPGA_PL-DDR
【活动促销】国产安路FPGA高端开发板12GSDI 4K HDMI ISP算法等应用方案和教程震撼发布
【活动促销】国产安路FPGA高端开发板12GSDI
【精彩回顾】米联客开源FPGA低时延ISP图像处理方案亮相2025慕尼黑上海电子展
【精彩回顾】米联客开源FPGA低时延ISP图像
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版