问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

微信扫一扫 分享朋友圈

已有 12957 人浏览分享

开启左侧

警告:[Netlist 29-101] Netlist 'XXX' is not ideal for floorplanning

[复制链接]
12957 1
Vivado:2018.3
纯PL,模块完成功能,获取ADC数据,并缓存(64个模拟数据,分时采集),将指定缓存数据输出。

定义缓存数组:reg [13:0] AnalogData [63:0];

综合时出现Warning:[Netlist 29-101] Netlist '顶层模块名称' is not ideal for floorplanning, since the cellview '该模块名称' contains a large number of primitives.  Please consider enabling hierarchy in synthesis if you want to do floorplanning.

这个Waring该怎么消除?

评论 1

uisrc  管理员  发表于 2019-8-15 21:11:50 | 显示全部楼层
考虑用BRAM吧,提示你的意思应该是设置的太大了
越努力越幸运!加油!
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

0

关注

1

粉丝

2

主题
精彩推荐
热门资讯
网友晒图
图文推荐

  • 微信公众平台

  • 扫描访问手机版