设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 4098 人浏览分享

开启左侧

使用XDMA的AXI-MM接口访问BRAM以及GPIO的问题

[复制链接]
4098 0
在教程中，访问BRAM和GPIO全部使用了AXI-Lite接口。现在我想使用AXI-MM接口访问BRAM和GPIO。因此搭建工程如下：（其中BRAM Controller的AXI接口配置为AXI-Lite接口）
地址分配如下：
使用DMA进行128byte字节的数据传输。传输的目的地址为0xC0000000,也就是BRAM的起始地址。然后进行了仿真，发现smartconnect接收到的数据是正常的（如图所示）。转发给BRAM的数据出现异常。smartconnect接收到的数据是128bit的，但是smartconnect发出去的数据好像是256bit进行了低位截取。可以帮我解答下为什么会出现这样的情况吗？


还有另外一个问题，就是我想仿真下对GPIO的控制。比如仿真对pin 9 LED0的控制 应该往哪个寄存器写入数据  这个寄存器位置在哪儿  写入的数据应该是什么   麻烦了  

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？立即注册

×

举报 使用道具

回复
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

ICzhangwuji
新手上路

0

关注

2

粉丝

5

主题
精彩推荐
vitis2023.1版本lwip的移植，无法创建lwip_ech_server工程
vitis2023.1版本lwip的移植，无法创建lwip_
[米联客-XILINX-H3_CZ08_7100] FPGA_PL-DDR篇连载-05uifdma_dbuf 3.0 IP 介绍
[米联客-XILINX-H3_CZ08_7100] FPGA_PL-DDR
【活动促销】国产安路FPGA高端开发板12GSDI 4K HDMI ISP算法等应用方案和教程震撼发布
【活动促销】国产安路FPGA高端开发板12GSDI
【精彩回顾】米联客开源FPGA低时延ISP图像处理方案亮相2025慕尼黑上海电子展
【精彩回顾】米联客开源FPGA低时延ISP图像
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版