gtx管脚对应约束问题 - AMD-FPGA - UISRC工程师学习站 - Powered by uisrc.com!

米联客技术答疑系统
微信客服01

微信客服02

微信客服03

QQ售前
QQ售后
提交问题
常见问题
联系我们
客服时间
周一至周五
8:00~18:00

[X]关闭

gtx管脚对应约束问题

文档创建者：kulouzy

浏览次数：5934

最后更新：2019-07-25

set_property LOC GTPE2_CHANNEL_X0Y2 [get_cells gt_aurara_support_i/gt_aurara_init_i/inst/gt_aurara_i/gt0_gt_aurara_i/gtpe2_i]这个是收发器的约束。
input  wire          RXN_IN,
input  wire          RXP_IN,
output wire          TXN_OUT,
output wire          TXP_OUT

如何和这几个管脚对应的呢？

回复

使用道具举报

发表评论已发布 3 条

发表于 2019-7-24 16:18:11 | 显示全部楼层

这个是不是没对应上的问题。

本帖子中包含更多资源

您需要登录才可以下载或查看，没有帐号？立即注册

x

回复支持反对

使用道具举报

发表于 2019-7-24 17:24:43 | 显示全部楼层

本帖最后由 kulouzy 于 2019-7-24 17:26 编辑

set_property PACKAGE_PIN ac8 [get_ports TXP_OUT]
set_property PACKAGE_PIN ad8 [get_ports TXN_OUT]
set_property PACKAGE_PIN ac14 [get_ports RXP_IN]
set_property PACKAGE_PIN ad14 [get_ports RXN_IN]
直接设置可以编译通过了。但是为什么官方的example不用这样设置也行呢。

回复支持反对

使用道具举报

发表于 2019-7-25 13:55:26 | 显示全部楼层

绑定GTX的位置，官方的代码是直接锁住GTX的位置，我们的一般是通过IO的定义来确定GTX的位置，两种方法结果都一样

越努力越幸运！加油！

回复支持反对

使用道具举报